УП часть 2 ТА

Мультиплексор имеет n-информационных входов и m- адресных (управляющих) входов и один выход. Он предназначен для адресной коммутации одного из n входных сигналов к выходу в зависимости от m-разрядного позиционного кода на адресных входах.

Разрядность m адресного сигнала определяет количество входов 2m , с которых мультиплексор позволяет осуществить прием информации. Адресом является m-разрядный позиционный код. В случае двоичного кода должно выполняться соотношение 2m ≥ n. Для большинства мультиплексоров, как правило, характерно 2m = n.

x0

Мульт.

A0

Am-1

Рис. 5.8 Представление мультиплексора в общем виде на уровне черного ящика.

Синтезируем мультиплексор на четыре информационных входа, то есть n = 4. Соответственно, количество адресных входов m = 2, так как для мультиплексора имеет место соотношение 2m = n. Синтез мультиплексора будем осуществлять по схеме, представленной на рис. 5.1.

1.Начало.

2.Представим мультиплексор на уровне черного ящика с детализацией его до входов и выходов (рис.5.9).

A0

A1

Рис. 5.9 Представление мультиплексора на 4 информационных входа на уровне черного ящика.

3.При поступлении на адресные входы двоичного кода на выход у передается логическое значение того информационного сигнала, номер которого однозначно связан с двоичным кодом, поступившим на адресный вход.

4.Работа мультиплексора описывается одной функцией y. Составим таблицу истинности, отражающую закон функционирования мультиплексора (табл. 5.3).

Таблица 5.3

В таблице 5.3 символом «*» обозначены логические значения входных сигналов. Для синтеза мультиплексора нам безразлично, какие значения 0 или 1 поступают на информационные входы мультиплексора. Соответственно под символом «*» понимаются логические значения 0 или 1.

5-6. Воспользовавшись табл.5.3, составим СДНФ функции выхода мультиплексора.

5.4 Синтез демультиплексора (распределителя).

Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в требуемой последовательности по нескольким выходам в зависимости от кода на адресных шинах.

Демультиплексор предназначен для адресной передачи логического значения с одного единственного информационного входа на один из k выходов, номер которого однозначно определяется кодом на адресных входах (рис. 5.12). Число выходов

определяется соотношением k = 2m , где m – число адресных входов.

Рис. 5.12 Представление демультиплексора в общем виде на уровне черного ящика.

Синтезируем демультиплексор на четыре выхода. Соответственно, количество адресных входов m = 2, так как для демультиплексора имеет место соотношение k = 2m. Синтез демультиплексора будем осуществлять по схеме, представленной на рис. 5.1.

1.Начало.

2.Представим демультиплексор на уровне черного ящика с детализацией его до входов и выходов (рис.5.13).

Рис. 5.13 Представление демультиплексора на 4 выхода на уровне черного ящика.

3.При поступлении на адресные входы двоичного кода на один из выходов демультиплексора передается логическое значение информационного сигнала, при этом номер выхода однозначно связан с двоичным кодом, поступившим на адресный вход.

4.Работа демультиплексора описывается четырьмя функциями. Составим таблицу истинности, отражающую закон функционирования демультиплексора (табл. 5.4).

Таблица 5.4

В таблице 5.4 символом «*» обозначены логические значения входного сигнала. Для синтеза демультиплексора нам безразлично, какие значения 0 или 1 поступают на информационный вход демультиплексора. Соответственно под символом «*» понимаются логические значения 0 или 1.

5-6. Воспользовавшись табл.5.4, составим СДНФ функций выхода демультиплексора.

6 ЭЛЕМЕНТАРНЫЕ АВТОМАТЫ С ПАМЯТЬЮ И ИХ СИНТЕЗ

В [8] отмечалось, что структура первого уровня абстрактных конечных автоматов, функционирование которых задается моделями Мили или Мура, представляется композицией двух функциональных частей: логического преобразователя (ЛП) и блока памяти (БП) так, как представлено на рис.6.1.

Q(t)

Q(t+1)

БП

S

Рис.6.1 Структура первого уровня абстрактных конечных автоматов

где X(t)- множество символов входного алфавита (входной алфавит);

Y(t)- множество символов выходного алфавита (выходной алфавит);

Q(t)- множество состояний автомата в момент времени t (алфавит состояний);

Q(t+1) - множество состояний автомата в момент времени t+1 (функция возбуждения блока памяти);

S - символ (сигнал) синхронизации, используемый в синхронных автоматах.

Техническая реализация абстрактных конечных автоматов возможна только в том случае, если удастся найти другой способ представления абстрактных символов, составляющих входной, выходной алфавит и алфавит состояний, причем такой, который позволил бы представлять абстрактные символы некоторым стандартным образом. Такое стандартное представление должно быть однозначным, технически реализуемым и ″понятным″ тем

техническим элементам, на основе которых предполагается реализация конечного автомата.

В настоящее время такой способ перехода от абстрактных символов получил название структурного кодирования в двоичном алфавите входных, выходных символов и состояний автомата. Способ структурного кодирования предполагает возможность технической реализации конечных автоматов из ограниченной совокупности элементарных автоматов, обладающих функциональной полнотой.

6.1 Понятие функционально полной системы элементарных автоматов.

В структурной теории автоматов доказано, что функционально полный набор элементарных автоматов, необходимый и достаточный для их технической реализации, должен содержать:

1. Логические элементы, реализующие функционально полную систему элементарных логических функций и обеспечивающих реализацию сколь угодно сложных логических преобразователей (комбинационных автоматов).

2. Элементарные автоматы с памятью, обладающие полной системой переходов и выходов и обеспечивающих возможность технической реализации блоков памяти.

Следует обратить внимание на тот факт, что элементарные автоматы с памятью представляют собой некоторый комбинационный автомат, особенностью которого является то, что один или несколько его выходных сигналов одновременно являются и его же входными сигналами. Однако оказалось технически предпочтительнее разработка специальных элементарных автоматов с памятью, предназначенных для реализации блоков памяти.

Такие элементарные автоматы получили название «триггеры» или элементарные автоматы Мура с полной системой переходов и выходов.

Автомат обладает полной системой переходов, если для каждой пары его внутренних состояний zi и zj найдётся хотя бы один сигнал xk, который переведёт автомат из состояния zi в zj .

Автомат обладает полной системой выходов, если для каждого zi вырабатывается сигнал yi, отличный от всех других выходных сигналов, соответствующий другим состояниям автомата.

Среди всех возможных автоматов с полной системой переходов и выходов элементарными полными автоматами являются такие, которые имеют всего два устойчивых состояния и два выходных сигнала. Такие элементарные автоматы называют элементарными автоматами Мура или триггерами. Граф элементарного автомата Мура представлен на рис.2.

X2

X2 Рис. 6.2 Граф элементарного автомата Мура.

где Z1 – первое состояние автомата; Z2 – первое состояние автомата;

X1 – входной сигнал, переводящий автомат из состояния Z1 в состояние Z2;

X2 – входной сигнал, переводящий автомат из состояния Z2 в состояние Z1;

Y1 – выходной сигнал, формируемый автоматом в состоянии

Z1;

Y2 – выходной сигнал, формируемый автоматом в состоянии

Z2.

Как видно из рис.6.2 элементарный полный автомат Мура является асинхронным, так как каждое его состояние является устойчивым.

6.2 Разновидности триггеров.

Разновидности триггеров, используемых в практической цифровой схемотехнике, иллюстрирует рис.6.3.

Рис. 6.3 Разновидности триггеров.

Рассмотрим перечисленные разновидности триггеров [4,6,9]. RS-триггеры – триггеры с двумя установочными входами, при подаче активного сигнала на вход R (от англ. Reset –

сбрасывать) происходит установка триггера в 0, а на вход S (от англ. Set - устанавливать) – установка триггера в 1.

T-триггеры – триггеры с одним счетным входом (от англ. Time - время), состояние которых изменяется на инверсное с приходом каждого импульса на его счетный вход.

D-триггеры – триггеры, осуществляющие прием информации по одному входу D (от англ. Delay - задержка), поэтому их еще называют триггерами задержки.

JK- триггеры – универсальные триггеры, при подаче активного сигнала на вход J (от англ. Jump -прыгать) происходит установка триггера в 1; а на вход K (от англ. Keep –хранить) – установка триггера в 0; при J=K=1 осуществляется поочерёдная установка триггера в 0 и в 1.

Особенностью комбинированных триггеров является то, что наряду с наличием у них синхронно управляемых входов, присутствуют также и входы асинхронной установки (S и R) триггеров в единичное “1” и нулевое “0” состояния. Входы асинхронной установки необходимы для приведения триггеров в