20. Регистры

Регистр - функциональное устройство, предназначенное для запоминания n-разрядного сло- ва, а также для выполнения определенных микроопераций над этим словом. Он представля- ет собой упорядоченную совокупность триггеров со схемой управления входными и выход- ными сигналами. Разрядность регистра соответствует количеству используемых в нем триг- геров.

По виду выполняемых операций над словами различают регистры для приема, передачи и

сдвига информации.

По способу приема и передачи информации различают последовательные, параллельные и

последовательно- параллельные регистры.

По количеству тактов управления различают одно-, двух- и многотактные регистры.

Р е гис т ры п рие м а и пе ре дач и и нф орм аци и

Сдв иг овые ре гис тр ы

Рисунок 1 - Схема регистра приема и пере- дачи информации

В этой схеме используются RS-триггеры, группа входных и выходных U-схем. Информа- ция в регистр заносится по шинам x₁, х₂, х₃ толь- ко в том случае, когда на шину П_р подан управ- ляющий сигнал приема информации. Записан- ный в регистр код слова будет храниться в нем до тех пор, пока не будет подан сигнал установ- ки регистра в состояние 0. Прямой код хранимо- го слова будет выдан при наличии на шине ВП управляющего сигнала ―Выдача прямого кода‖. Сигнал выдачи инверсного кода ВИ позволяет через группу схем И получить инверсное значе- ние кода, хранимого в регистре.

Сдвиговые регистры предназначены для выполнения операции сдвига слова информации, то есть для перемещения всех цифр слова в направлении от старших к младшим разрядам (сдвиг влево) или от младших к старшим разрядам (сдвиг вправо). Сдвиг кода влево на один разряд будет соответствовать умножению кода числа на основание системы счисления, а сдвиг вправо - делению. В регистрах, как правило, сдвиг числа на k разрядов осуществляет- ся за k тактов.

С приходом первого тактового импульса старший разряд вводимого числа записывается в первый триггер. После прихода второго тактового импульса, старший разряд вводимого

числа, который находится на входе второго триггера, переписывается на его выход. На вы- ходе первого триггера появляется следующий разряд двоичного числа. Третий импульс пе- реписывает старший разряд на выход второго, т.е. осуществляется сдвиг записанной ин- формации на один разряд вправо. Аналогичным образом записываются следующие разряды и естественно, что 4х-разрядное число можно записать с помощью 4х тактовых импульсов. Пятый тактовый импульс, осуществляя сдвиг информации вправо, приводит к потере ин- формации о старшем разряде. Если необходимо сохранить записанное число при сдвиге информации применяют кольцевые регистры.

36

Однако данная схема не применяется, т.к. не происходит ввод информации. Для реализации регистров с циклическим переносом (кольцевых) используют универсальные регистры сдвига, которые имеют возможность как параллельного, так и последовательного ввода ин-

Изображенн ещѐ послед ром, т.к. инф дится посре следовательн товых импул

ф Р

в

С

п

к

ра

ги

о

н

ормации.

ис. 2. Схема реализации кольце- ого регистра

двигающий регистр можно ис- ользовать не только для сдвига ода, но и для преобразования па- ллельного кода, принятого в ре- стр, в последовательный или на- борот. С точки зрения уменьше- ия количества связей и оборудо-

вания сдвиговые регистры целесообразно строить на D-триггерах. Установка этого регистра

в состояние 0 выполняется отрицательным импульсом, подаваемым на вход R. Параллель-

ный код поступает на входы x. Запись параллельного кода осуществляется положительным

импульсом, подаваемым на вход C₂. Последовательный код поступает на вход D₁.

за-

Рисунок 3 - Схема сдвигающего регистра Слово, состоящее из 8 бит, называется байтом.

Рис. 5 - Параллельный регистр

При поступлении сигнала « пись», двоичное слово, под ное на информационный вх регистра, записывается в гистр, причѐм запись кажд разряда осуществляется од временно или параллельно. сюда и название регистра.

Рис. 6 – Последовательный ре гистр

ан-

од

ре-

ого

но-

От-

-

ый регистр называют овательным регист- ормация в него вво- дством входа Т по- о, в течение 4х так- ьсов.

20. Счетчики

    ционных выходов предыдущего триггера i-го разряда, а счетный сигнал поступает на вход триггера первого разряда.

    Четырехразрядный асинхронный двоичный счѐтчик по модулю 16

    Счѐтчики представляют собой цифровое устройство, которое ставит в соответствие числу импульсов на входе определѐнный двоичный код на выходе

    z Q0 Q1 Q2 Q3 0 0 0 0 0

    1 0 0 0 1

    2 0 0 1 0

    3 0 0 1 1

    4 0 1 0 0

    5 0 1 0 1

    6 0 1 1 0

    

Счетчик представляет собой устройство, предназначенное для подсчета числа сигналов, по- ступающих на его вход, и фиксации этого числа в виде кода, хранящегося в триггерах. По целевому назначению счетчики подразделяют на простые (суммирующие и вычитающие) и реверсивные. Суммирующий счетчик предназначен для работы в прямом направлении, то есть для сложения. С поддачей на вход очередного единичного сигнала показание счетчика увеличивается на единицу. Каждый сигнал, поступающий на вход вычитающего счетчика, уменьшает его показания на единицу. Реверсивные счетчики могут работать в обоих режи- мах. По способу организации счета счетчики подразделяют на асинхронные и синхронные. По способу организации цепей переноса между разрядами различают счетчики с последова- тельным, параллельным и частично-параллельным переносом. Основными характеристика- ми счетчика являются модуль счета, разрешающая способность, время регистрации и ем- кость. Модуль счета характеризует число устойчивых состояний счетчика, то есть предель- ное число входных сигналов, которое может сосчитать счетчик. Разрешающая способность

- минимально допустимый период следования входных сигналов, при котором обеспечива- ется надежная работа счетчика. Время регистрации - интервал времени между моментами насыщения входного сигнала и окончания самого длинного переходного процесса в счетчи-

ке. Емкость счетчика - максимальное число единичных сигналов, которое может быть заре- гистрировано в счетчике.

Сч е тч и ки с не п ос ре дс тве нн ым и с в яз ям и с п ос л е д ова те л ь н ым пе ре н ос ом ( ас и н-

хр он н ые )

В этих счетчиках каждый последующий триггер (i+1)-го разряда запускается от информа-

Схема реализации двоичного счѐтчика по модулю 16 Двух- тактного

7	0	1	1	1
..	.....	.....	....	....
16	0	0	0	0

Любой двоичный счѐтчик может быть построен на 2х-тактных триггерах, работающих в счетном режиме.

Таблица 1.Таблица истинности двоичного счѐтчика по модулю 16

Данный двоичный счѐтчик кроме тактового входа C имеет входы асинхронного сброса и ус- тановки R и S. Асинхронными они называются потому, что не зависят от тактового входа.

2) переключение более старшего разряда из 0 в 1 происходит посл разряды будут находится в состояние 1.

На второй особенности основан принцип действия синхронного сд

Из таблицы соответственно видно две особенности:

1) переключение более старшего разряда в 1 происходит после переключения более млад- шего разряда из 1 в 0. На этой особенности построен принцип действия асинхронного счѐтчика.

е того, когда все младшие

вига.

Временные диаграммы работы двухтактного двоичного счѐтчика по модулю 16 Предполагается, что предварительно счѐтчик очищен сигналом, поданным на вход сброса,

т.е. выходы всех триггеров находятся в нулевом состоянии. По приходу первого тактового

импульса, который поступает на тактовый вход первого триггера, первый триггер изменяет

своѐ состояние на противоположное. Состояние остальных триггеров не изменяется. При-

ход второго тактового импульса переключает первый триггер в 0, сигнал с выхода первого

триггера является тактовым для второго триггера. По приходу третьего импульса первый

триггер переключается, остальные не изменяются и т.д.

Такой счѐтчик называется асинхронным потому, что тактовый импульс поступает на вход только одного триггера, а остальные триггеры переключаются по сигналам с выхода преды- дущего. Причем каждый триггер вносит задержку в переключение. В итоге получаем, что с приходом одного импульса триггеры переключаются не одновременно или асинхронно. В этом состоит главный недостаток асинхронных счѐтчиков, т.к. при большой частоте такто- вых импульсов возникает возможность неверной информации на выходе. От этого недос- татка свободен синхронный счѐтчик. Недостаток асинхронного счетчика заключается в том, что он имеет зависимость длительности переходного процесса, определяющего время реги- страции, от его разрядности. С ростом разрядности счетчика понижается предельная часто- та его работы. Это связано с тем, что возрастает задержка поступления сигнала на вход с некоторого i-го разряда относительно времени поступления входного сигнала на вход с младшего разряда счетчика. Из временной диаграммы видно, что такая задержка может привести к искажению информации в счетчике (t=9).

Сч е тч и ки с па рал л е л ьн ым пе ре н ос ом

Для повышения быстродействия счетчики выполняются с параллельным переносом. Из схем видно, что с возрастанием порядкового номера триггера увеличивается число входов в элементах U, поэтому разрядность счетчика с параллельным переносом невелика и равна обычно четырем. Поэтому при большем числе разрядов происходит последовательное со- единение (наращивание) параллельных счетчиков. Подобным способом реализуется счет- чик с частичным параллельным переносом.

Синхронный счѐтчик

Счѐтчик называется синхронным, т.к. тактовые импульсы подаются на все

временно

но тригге

ются одно

хронно).

грамма ра

мая.

Принцип первого пульса пе вый тригг Этот же пульс пос

триггеры одно- и соответствен- ры переключа- временно (син- Временная диа- боты та же са-

работы: Приход тактового им- реключает пер- ер в состояние 1. тактовый им- тупает на вход

остальных триггеров, но остальные триггеры не меняют своѐ состояние, т.к. на входах J, K этих триггеров до прихода импульса и в момент его действия сохранялось состояние 0.

Особенность 2х-тактного триггера : после спада первого импульса на выходе первого триг- гера появляется 1, которая подаѐтся на вход JK второго триггера, переводя его в переклю- чающий режим; следовательно приход второго тактового импульса изменит состояние не только первого триггера, но и второго. По спаду второго импульса на выходе первого триг- гера будет 0, на выходе второго триггера – 1.

К приходу третьего тактового импульса на входах J и K второго триггера имеется состояние 0, что соответствует режиму хранения информации. Приход третьего импульса не изменяет его состояние и на выходе второго останется 1. По третьему импульсу переключится пер- вый триггер в состояние 1 и после его спада на выходе первого и второго триггера имеется состояние 1. Эти две единицы, поданные на первый элемент «И», дают возможность пере- вести третий триггер в переключающий режим работы.

Дв оич н о-де с я т ич н ый с ч ѐ тч ик ил и с ч ѐ тч и к п о м одул ю де с я ть

Такой счѐтчик считает только 10 импульсов, т.е. после появление на выходе кода 9, сле-

дующий импульс переводит его в исходное состояние. Код девятки –1001. Д

пользуется

Но еѐ необ тать:

Такой спо простой, н няется , т. ствования мало и сраз явления сбрасывани когда его существую тактового и

ля счѐтчика ис-

схема №1

ходимо дорабо-

соб наиболее о он не приме- к. время суще- кода «9» очень у после его по- осуществляется е, в то время другие коды

т в течении мпульса . Дво-

ично-десятичные счѐтчики применяются для счѐта ими в двоично-десятичном коде.

40

рассматривали счѐтчики, у число на выходе с приходом импульса увеличивалось на итающем счѐтчике приход импульса уменьшает на 1 выходе. Исходное состояние щего счѐтчика, в отличии от

Вычитающие счѐтчики

Ранее мы которых каждого

1. В выч каждого число на вычитаю

Спад первого тактового импульса переключает первый триггер в состояние 0. На инверсном выходе этого триггера появляется 1, которая подаѐтся на тактовый импульс второго тригге- ра. После второго тактового импульса вновь происходит переключение первого триггера, т.к. он работает в переключающем режиме. На инверсном выходе первого триггера появля- ется 0, что является сигналом переключения второго триггера. Дальше аналогично.

суммирующего, единичное.

Вычи таю щий с чё тчик с сам оос тан ов ом

Часто возникает необходимость остановить счѐт при определѐнном выходном коде. На схе-

ме сам при

Ис чик на счѐ тор и обе его ча

показана реализация

оостанова счѐтчика

нуле.

ходное состояние счѐт- а «1» и пока хотя бы одном из выходов тчика имеется «1», ко- ая подаѐтся на входы J K – первого триггера, спечивая возможность работы в переклю-

ющем режиме.

«0» на выходе элемента появляется только тогда, когда на всех входах будет «0». «0» с вы- хода элемента «ИЛИ», будучи поданным на входа J и K первого триггера переводит его в режим хранения информации, запрещая дальнейшую работу счѐтчика.

В этом состоянии он будет находится сколь угодно долго, до прихода сигнала на вход S.

41

Р е ве рс ив ны й с ч ѐ тч и к

нхронным. В этой схеме при суммировании счѐтчиком на тактовый вход «С-1»

В режиме вычитания счѐтчика на вход «С+1» подаѐтся 0.

Реверсивный счѐтчик имеет два тактовых входа на увеличение и на уменьшение. Счѐтчик является си

подаѐтся 0.

42