11. Стабилизаторы тока

В компенсационных стабилизаторах тока последовательно с нагрузкой включается эталон- ный резистор R_эт, напряжение на котором стабилизируется с помощью обычного стабилиза- тора напряжения. Таким образом, при изменении нагрузки R_н ток, протекающий через нее, останется неизменным.

Рис.1 Вариант схемы компенсационного стабилизато- ра тока.

Сигнал рассогласования U_{R Д.Т.}-U_ОП усиливается с по- мощью усилителя постоянного тока на транзисторе VT2, и воздействует на регулирующий элемент (транзи- стор VT₁).

18

11. Импульсные стабилизаторы напряжения

Применение импульсного режима работы регули- рующего элемента стабилизатора позволяет повысить

КПД до 80и выше.

Рис. Структурная схема импульсного стаби-

лизатора напряжения последовательного ти-

па.

В такой схеме нагрузка последовательно через сгла-

живающий фильтр Ф и ключевой регулирующий эле-

мент РЭ подключена к источнику входного напряже-

ния. Выходное напряжение сравнивается с эталонным опорным напряжением U_оп. Разност-

ный сигнал рассогласования U_p, формируемый схемой сравнения СС, воздействует на схе-

му управления СУ, которая вырабатывает импульсы, управляющие временами размыкания

и замыкания ключевого регулирующего элемента.

В результате ко входу сглаживающего фильтра Ф

будет приложено импульсное напряжение U_ф (см.

рис. 2.).

Среднее значение этого напряжения U_фо зависит

от соотношения времен замкнутого t_з и разомкну-

того t_p состояния ключа РЭ и определяется форму-

лой: U_фо=U_вх(t_з/(t_з+t_p)=U_вхt_з/Т=U_вхt_зf=U_вх/Q, где

Т=t_з+t_p-период; f-частота переключения ключевого

элемента; Q=T/t_р-скважность последовательности

импульсов.

Изменение параметров t_з и f можно рассматривать как модуляцию входного напряжения

ключевым элементом РЭ.

Наибольшее распространение получили стабилизаторы с широтно-импульсной модуля-

цией, когда изменяется длительность управляющих импульсов t_з (время замкнутого состоя-

ния ключевого элемента РЭ), а частота f их следования остается неизменной.

В качестве схемы управления СУ в таких стабилизаторах может использоваться генера-

тор импульсов ГИ, вырабатывающих прямоугольные импуль-

сы с постоянной f. Длительность импульсов определяется ве-

личиной сигнала рассогласования, поступающего с выхода

схемы сравнения СС.

Возможно построение стабилизатора с ШИМ на основе сле- дующей структурной схемы на рис.3. РЭ - регулирующий элемент;Ф – фильтр;Н-нагрузка;ГЛИН - генератор линейно

изменяющегося напряжения;КН - компаратор напряжения

Принцип работы схемы можно проиллюстрировать с помощью временных диаграмм (см.

рис.4.). По способу включения регулирующего транзистора и

дросселя, входящего в состав фильтра Ф, ИСН можно под-

разделить на последовательные и параллельные. Рассмотрим

варианты соединения элементов силовой части ИСН.

Если источник постоянного тока подключить к нагрузке с помощью периодически замыкаемого и размыкаемого клю- ча, то среднее значение напряжения на нагрузке:

19

U_н=(1/T)^tн

0

i(t)R_нdt где t_н

• длительность импульса замкнутого состояния ключа; T-период

коммутации; i(t)- текущее значение тока. Если параллельно нагрузке подключить конденса-

тор достаточно большой емкости, то переменная составляющая тока контура будет замы-

каться через него, а пульсации напряжения на нагрузке будут незначительны. Это условие

может выполняться при трех вариантах соединения силовых

элементов.

а) б) в) Рис.5.

Поясним особенности схем:

Схема с последовательным включением транзистора и дросселя (рис.5.(а)) позволяет по- лучить на нагрузке напряжение, равное или меньшее напряжения питания.

Схема с последовательным включением транзистора и параллельным включением дрос- селя (рис.5.(б)) позволяет получить напряжение, большее или меньшее напряжения пита- ния, при этом напряжение на выходе стабилизатора инвертируется.

Схема с параллельным включением транзистора и последовательным включением дрос- селя (рис.5.(в)) позволяет получить напряжение, равное или большее напряжения питания. Необходимо отметить, что известны различные варианты построения силовых цепей, одна- ко все они могут быть сведены к трем, рассмотренным выше.

Процессы, характеризующие работу импульсного стабилизатора без учета особенностей схемы форми- рования управляющих импульсов, рассмотрим на примере ИСН, построенного по схеме рис.5.(а). Вре- менные диаграммы работы такой схемы изображены на рис.6.

Рис.6 .

Предположим, что в момент времени t=0 регулирующий транзистор открыт и ток через катушку индуктивности нарастает по линейному закону: i_L=I_L(0)+(U_вх-U_вых)t/L где i_L(0)-ток, проходящий через катушку в момент отпирания транзистора.

В момент времени t=t₁ ,транзистор закрывается(т.е. ключ размыкается). Ток i_L(t₁) убывает также по линейному закону, протекая через открытый диод: i_L=i_L(t1)-U_выхt/L

Затем в момент времени t₂ снова замыкается ключ (открывается транзистор) и ток i_L на- чинает увеличиваться по линейному закону. Цикл повторяется.

Режим работы стабилизатора при i_L(t₂) 0 называют режимом непрерывного тока.

В этом случае выражение для определения пульсаций тока, протекающего через катушку индуктивности можно записать так: i_L=(U_вх-U_вых)(t₂-t₁)/2L=(U_вх-U_вых)t_замк/2L

Пульсацию выходного напряжения U_вых определим, учитывая, что в установившемся режиме работы схемы средние значения токов, протекающих через катушку индуктивности и нагрузку, равны между собой.

Следовательно, среднее значение тока, протекающего через конденсатор, равно нулю, а изменение напряжения на нем или пульсация выходного напряжения определяется только пульсацией тока i_L0;напряжение на конденсаторе U_c увеличивается. При уменьшении i_L от- носительно I_L0 напряжение U_c также уменьшается.

Таким образом, можно записать уравнение баланса электрических зарядов в цепи катуш- ки индуктивности и конденсатора.

i_L/2*T/2=2U_выхС (*) где Т-период переключения силового транзистора,i_w/2- среднее значение пульсаций тока за половину периода, т.е. Т/2; 2U_вых - изменение напря- жения на конденсаторе за половину периода.

Из выражения (*) следует: U_вых=i_LT/8C=(U_вх-U_вых)t_замк/16LCf

Из данного выражения следует, что для обеспечения малой пульсации выходного напря- жения необходимо увеличивать частоту переключения f. Однако при увеличении частоты возрастают потери мощности в РЭ, катушке индуктивности, что приводит, в конечном сче- те, к снижению КПД. Обычно частота регулирования импульсных стабилизаторов напря- жения лежит в пределах 2-50 кГЦ.

11. Понятия цифровой электроники. Логические операции. Логические элементы

Теоретической основой проектирования цифровых устройств является алгебра логики, или алгебра Д. Буля, оперирующая двумя логическими высказываниями «истинно» и «ложно», которые обозначаются соответственно символами 1 и 0.

Сложное высказывание называется логической функцией: y=f(x₁,x₂...x_n), в которой сама функция y и ее аргументы - двоичные числа, принимаюшие значения 0 и 1. Наиболее часто в цифровых схемах применяются логические элементы, реализующие следующие логиче- ские функции:

Логические операции

1. . Инверсия : ^{Y X}

Таблица истинности. Таблица истинности ставит в соответствие определенной комби-

нации входных переменных – заданное значение логической функции.

Таблица 10.1. Таблица истинности инвертора &

1

2. . Операция логического сложения или дизъюнкция: Y = X1 + X2

= X1UX2

Операция логического умножения или конъюнкция: Y = X1*X2 = X1&X2

1 Инвертор - реализует функцию логического отрицания или инверсии, которая часто

обозначается как НЕ.

Логические функции могут задаваться различными спосо- бами, из которых мы будем использовать 3.

1. аналитическое представление функции (для НЕ - y =x);

2. табличный способ, когда функция задается в виде таблицы истинности;

3. способ временных диаграмм.

2. Логический элемент ИЛИ - реализует функцию логического сложения (дизъюнкция).

2. Логический элемент И - реализует функцию логического умножения (конъюнкция).

2. Логический элемент И-НЕ (Штрих Шеффера).

   

2. Логический элемент ИЛИ-НЕ (Стрелка Пирса).

   

2. Логический элемент – равнозначность (исключающее ИЛИ-НЕ).

2. Логический элемент - Исключающее ИЛИ (неравнозначность).

   

2. Мажоритарный логический элемент или схема голосования.

1	2	3

Y = 1, когда на входе единиц больше чем нулей. 24

11. Основные тождества алгебры Буля

Алгебра логики (АЛ) является основным инструментом синтеза и анализа дискретных ав- томатов всех уровней. АЛ называют также Булевой алгеброй. АЛ базируется на трѐх функ- циях, определяющих три основные логические операции.

1. Функция отрицания (НЕ). f1 =X читается, как f1 есть (эквивалентна) НЕ Х. Элемент, реализующий функцию НЕ, называется элементом НЕ (инвертором).

   

Элемент НЕ имеет два состояния.

2. Функция логического умножения (конъюнкции). Функция логического умножения за-

писывается в виде f2=X₁·X₂. Символы логического умножения &, , <>, . Функция конъ- юнкции читается так: f2 есть (эквивалентна) Х₁ и Х₂, поскольку функция истинна тогда, ко- гда истинны 1-й и 2-й аргументы (переменные). Конъюнкцию называют функцией И, эле- мент, реализующий эту функцию, элементом И.

В общем случае функцию логического умножения от n переменных записывают так:

Количество переменных (аргументов), участвующих в одной конъюнкции, соответст- вует количеству входов элемента И.

3. Логическое сложение (дизъюнкция). Функция логического сложения записывается в ви- де f3=X1 + X2, и читается так: f3 есть Х1 или Х2, поскольку функция истинна, когда истин- на одна или другая переменная (хотя бы одна). Поэтому функцию дизъюнкции часто назы- вают функцией ИЛИ. Символы логического сложения +,V.

В общем случае функция ИЛИ записывается:

Используя операции (функции) И, ИЛИ, НЕ можно описать поведение любого комбинаци- онного устройства, задав сколь угодно сложное булево выражение. Любое булево выраже- ние состоит из булевых констант и переменных, связанных операциями И, ИЛИ, НЕ.

Пример булева выражения:

.

Основные законы алгебры логики. Основные законы АЛ позволяют проводить экви- валентные преобразования функций, записанных с помощью операций И, ИЛИ, НЕ, приво- дить их к удобному для дальнейшего использования виду и упрощать запись.

ЗАКОНЫ АЛГЕБРЫ ЛОГИКИ Таблица 1.1

N	а			б		Примечание
1 2 3 4 5	=1 X+0=X X+1=1 X+X=X X+ =1				=0 X*1=X X*0=0 X*X=X X* =0		Аксиомы (тождества)
6		=X				Закон двойного отрица- ния
7	X+Y=Y+X				X*Y=Y*X		Закон коммутативности
8	X+X*Y=X				X =X		Закон поглощения
9			= *			Правило де-Моргана (за- кон дуальности)
10			+Z=X+Y+Z			Закон ассоциативности
11	X+ *Z= X+ Z						Закон дистрибутивности

Булевой алгебре свойственен принцип двойственности, что наглядно иллюстрирован

в табл. 1.1. Как следует из табл. 1.1, только закон двойного отрицания не подчиняется этому

принципу.

Используя законы алгебры логики, можно упростить булевы выражения, в частности, пра-

вило склеивания позволяет упростить выражение типа

.

Действительно, используя законы 2, 5 и 11 можно записать исходное выражение в ви-

де Х₂(Х₁ +Х₁ ) =Х₂. Так как логическая операция Х₁ +Х₁ = 1 (см. з-н 5), а Х₂1 = Х₂ (см. з- н 2б), полученное выражение истинно.

11. Системы исчисления

В дискретной автоматике и вычислительной технике числовая информация представ- ляется в двоичной системе счисления, при этом двоичные переменные можно рассматри- вать как элементы двоичного кода числа, то есть как цифры этой системы счисления. Дво- ичная система счисления, как и десятичная, относится к позиционным системам и является системой с основанием 2. В десятичной системе число А, имеющее n-разрядную целую часть и m-разрядную дробную часть, представляется суммой:

А=a_n-110^n-1+a_n-210^n-2++a_i10ⁱ++a₀10⁰+a_-110^-1+a_-210^-2++a_-m10^-m,

где a_i - десятичная цифра от 0 до 9, а основанием системы счисления является число 10.

Например, число 236.75 в десятичной системе счисления в соответствии с этим уравнением

можно записать: 236.75=210²+310¹+610⁰+710^-1+510^-2.

Аналогично, в двоичной системе счисления число В можно представить в виде суммы

В=b_n-12^n-1+b_n-22^n-2++b_i2ⁱ++b₀2⁰+b_-12^-1+b_-22^-2++b_-m2^-m,

где b_i - двоичные цифры 0 и 1, а основанием системы счисления является число 2 (в деся-

тичном виде). Например, то же число 236.75 в двоичном коде запишется:

236.75=12⁷+12⁶+12⁵+02⁴+12³+12²+02¹+02⁰+12^-1+12^-2

Разумеется, для одного и того же числа А, количество разрядов в двоичной системе существенно больше, чем в десятичной. Например, трехразрядное десятичное число 235 в двоичной системе представляется восемью разрядами: 11101011. Перевод целой части числа из десятичной системы в двоичную производится методом последовательного деле- ния числа на 2 до тех пор, пока частное от деления не станет равным единице, например:

При этом число в двоичной системе числения записы-

42	2
42	21		2
0	20		10	2
	1		10	5	2
			0	4	2	2
				1	2	1
0

вается в виде остатков от деления, начиная с послед-

него частного, справа налево. В рассмотренном при-

мере: 42 (10) = 101010 (2).

Для перевода дробной части числа последова- тельно умножаем дробную часть на два.

Двоичное число записывается в виде целых час- тей чисел, полученных при умножении только дробной части, начиная сверху после запя-

той. В рассматриваемом примере (0,6875) (10) = 0,1011(2).

0	6875
	X2
1	375
	X2
0	75
	X2
1	5
	X2
1	0

По рассмотренным правилам числа можно переводить и в другие сис- темы счисления, например в восьмеричную, шестнадцатеричную и т. д., во всех случаях умножение или деление производится на основание новой системы счисления. Для представления чисел в любой системе счисления с основанием р используется набор из р символов: для р=2 – (0,1), для р=8 – (0,1,2,3,4,5,6,7), для р=10 – (0,...,9), для р=16 – (0,...,9,A,B,C,D,E,F).

Правила перевода из восьмеричной и шестнадцатеричной систем в двоичную систему: переводим по порядку все символы - цифры, затем ну-

ли слева и справа в записи двоичного числа отбрасываем. Пример:

725,54Q = (111 010 101, 101 100) = 111010101,1011B

Обратный перевод из двоичной системы:

Для перевода в восьмеричную систему: разбиваем двоичное число на группы по 3 раз- ряда, начиная от запятой вправо и влево, добавляем недостающие нули слева и справа.

Аналогично для перевода из двоичной в шестнадцатеричную разбиваем на группы по 4 разряда. Пример: 1110101101,10111B = (001 110 101 101,101 110) = 1655,56Q

1110101101,10111B = (0011 1010 1101,1011 1000) = 3AD,B8H

Перевод числа из одной системы исчисления в другую и наоборот.

Двоичная система исчисления

516=5*10²+1*10¹+6*10º

Перевод чисел из двоичной системы в десятичную:

10000111 12⁷

0 2⁶

0 2⁵

0 2⁴

0 2³

12²

12¹ 12⁰ 

128 4 2 1 135

2.19 Нагрузочная способность элемента ТТЛ. Основы синтеза логических схем

Под нагрузочной способностью элемента ТТЛ понимают число входов других элемен- тов, которые можно подсоединить к выходу этого элемента.

Нагрузочная способность элемента ТТЛ определяется в элементе с открытым транзи- стором Т3, в элементе с двухтактным выходным каскадом – транзистор Т4. Iвх=1,6 mА.

Элементы с открытым коллектором можно соединить параллельно:

_A &

B

A1 ^&

B1

+5 B

y

инципиальная параллельного соединения м коллектором

х схем можно расширять число входов ло-

Y A * B* A1* B1

хтактным выходным каскадом соединять Если соединить параллельно:

пиальная параллельного соединения эле- ым каскадом (так соединять нельзя) верхний транзистор первого элемента и рого элемента течѐт одинаковый ток, по- туация, т.к. верхний транзистор рассчитан током, чем нижний.

схем:

аблицы истинности.

Y

1

Рис.1 Схема пр элементов с открыты

С помощью таки гических элементов.

Элементы с дву параллельно нельзя.

Рис.2 Схема принци ментов с двухтактным выходн При такой комбинации через через нижний транзистор вто этому создаѐтся аварийная си на работу с гораздо меньшим

Способы синтеза логических

Первый способ: с помощью т X1 X2 X3

0 0 0

0 0 1

1 1 1 1

Второй способ: временные диаграммы.

Рис. 3 Временные диагр

Третий способ: с помощью логического выражения.

1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

аммы логических схем

x3

x2

x1

y

Y X₁X₂ X₃ X₁X₂X₃ X₁X₂X₃ X₁X₂X₃ X₁X₂ X₃ X₁X₂X₃

29

Четв

X3

X2 ^&

X1

&

X3 ¹ _Y

^ИЛИ X2 ¹

X1

ѐртый способ: Метод содержательного описания

Элемент ИЛИ-НЕ. Схема реализации элемента ИЛИ-НЕ

ставление логических элементов на основе базовых (на примере логического элемен НЕ»)

1 _Y

Пред та

«И –

Элемент «НЕ»:

Схемотехническая реализация элемента «И – НЕ» такова, что свободный вход воспри- нимается, как логическая единица, т.е. в принципе необязательно соединять оба входа.

Элемент «И»

Элемент «ИЛИ» - реализуется на основе правила Шеннона де Моргана.

30

Элемент «исключающее ИЛИ»

Элемент «исключающее ИЛИ – НЕ»

20. Мультиплексоры

    льтиплексора входов.

    ципу кругового переключателя:

    

Рисунок 1 - Условное обозначение сдвоенного четырехканального селектора-мультиплексора 155КП12

Мультиплексором называется схема, имеющая m+2^m входов и один выход, где m - число адресных входов, а 2^m - число информаци- онных входов мультиплексора. Адреса представляются в двоичном коде и им присваивается номер j. Каждому адресу с номером j соот- ветствует свой информационный вход А_j, сигнал которого при данном адресе походит на выход.

Основным назначением мультиплексора является коммутация 2^m входных сигналов на один выход.

Мультиплексоры могут использоваться в качестве устройства для

выбора соответствующего канала.

На рис.1 приведено условное обозначение сдвоенного четырехка-

нального селектора-мультиплексора 155КП12.