25. Влияние параметров систем связи на требования к системам синхронизации

К устройствам синхронизации можно сформулировать следующие общие требования:

• время вхождения в синхронизм при первоначальном включении ап­паратуры в работу и время восстановления синхронного режима работы после ее нарушения должны быть минимальными;

• высокая стабильность состояния синхронизма, при котором система синхронизации не должна реагировать на единичные ошибки в приеме синхросигнала и в то же время должна быть достаточно чувствительной к выходу оборудования ЦСП из состояния синхронизма; иными словами, состояние синхронизма при работе аппаратуры должно поддерживаться непрерывно и автоматически;

• обеспечение возможности обнаружения состояния ложного синхро­низма в системах циклового и сверхциклового синхронизма;

• объем служебной синхроинформации в цикле передачи при задан­ных параметрах восстановления и поддержания синхронизма должен быть минимальным;

• каналы синхронизации должны быть достаточно помехоустойчивы­ми, время между нарушениями состояния синхронизма должно быть мак­симально возможным.

Выполнение указанных требований должно сочетаться с простой тех­нической реализацией, экономичностью и надежностью функционирова­ния канала синхронизации. Проблемы синхронизации приобретают осо­бую остроту в связи с интеграцией цифровых систем передачи и цифро­вых систем коммутации в единую цифровую сеть связи. Цифровая сеть, в которой передача и коммутация информации производится с использова­нием основных цифровых каналов и их объединения в цифровые тракты, не может нормально функционировать без хорошо отлаженной системы синхронизации.

26. Делители частоты

Делитель частоты, ДЧ (Frequency Divider) — электронное устройство, уменьшающее частоту подаваемых на него РЧ-колебаний.

Значительная часть цифровой техники посвящена разработке счетчиков. С точки зрения радиотехники они интересны не как устройства, способные подсчитывать количества импульсов на своем входе, а как блоки, способные изменять частоту следования этих импульсов. Это свойство позволяет реализовать перестройку частоты сигнала на своем выходе в зависимости от поданного на счетчик цифрового кода.

Для построения делителей частоты с произвольным коэффициентом деления используются синхронные счетчики. В них реализуется минимальная задержка выходного сигнала относительно входного и одновременность переключения логических уровней на выходе схемы.

Попробуем разработать синхронный счетчик, работающий по двоичному закону. Для этого обратим внимание, что переключение следующего разряда счетчика происходит только тогда, когда состояние всех предыдущих его разрядов равно единицам. Это состояние может быть легко определено при помощи логического элемента "И".

В этой схеме счетные триггеры реализованы на основе JK триггера. В ней все триггеры переключаются одновременно, так как входной тактовый сигнал счетчика подается на вход синхронизации сразу всех триггеров. Разрешение переключения счетного триггера формируется схемами "И", включенными между триггерами.

Билет 14