7 Контроллер прямого доступа в память (кпдп) (dma) ик 57

БШД – буфер шины данных – для обмена информацией между МП и КПДП.

РР – регистр режима, ЗПДП и ППДП – запрос и подтверждение прямого доступа в память

А – младший байт адреса памяти. Старший байт вводится через ШД и БШД

ЧтВ – чтение ввода-вывода. Входной сигнал служит для чтения внутренних регистров, исходящий – для чтения внешнего устройства, ЗпВ – запись ввода-вывода. Входной сигнал служит для записи при инициализации, исходящий для записи во внешнее устройство.

СБР – системный сброс. Приводит в исходное состояние все регистры (0). Требуется повторная инициализация. f2- системная частота

А_47 – старшая тетрада ША. ЧТП – чтение памяти. ЗПП – запись в память.

ГТ – готовность. Сигнал для работы с медленно действующими устройствами.

ЗхВ – захват. Показывает МП, что внешнее устройство запросило прямой доступ в память. ПЗхВ – подтверждение захвата. МП отключается от внешних магистралей. Предоставляет ПДП

РА – разрешение адреса. Перевод в высокое состояние или наоборот двунаправленных шинных формирователей. Стрб А – строб адреса – запись старшего адреса в буферный регистр.

КБ – конец блока. При возникновении сигнала высокого уровня, показывает, что блок закончен.

Mark – маркер. Каждые 128 байт обрамляются маркером для контроля.

Устройство позволяет обмениваться информацией по 4-м каналам от 0 до 64 кбайт между памятью и внешними устройствами, выполняемого по инициативе внешнего устройства. КПДП генерирует управляющие сигналы, необходимые для организации обмена.

2 Типа работы:

Установленный тип приоритетов – наивысший приоритет у 0-го канала, наименьший у 7-го. Перемещаемый тип приоритетов – определенный канал становится в конец очереди, очередь перемещается.

КПДП позволяет работать с 4-мя независимыми каналами. Информация не передается – это управляющий контроллер.

Режим автозагрузки – один блок может передаваться, пока не придет запрос на прерывние. Этот режим разрешен по 2-му каналу (при инициализации) по 3-му каналу происходит копирование исходных данных. Это достигается путем копирования 3-го канала во 2-й.

Каждый канал представляет собой 2 регистра – регистр адреса и счета

К 0	А15		РА	А0
			РСч
	РР

К 1	А15		РА	А0
			РСч
	РР

К 2	А15		РА	А0
			РСч
	РР

К 3	А15		РА	А0
			РСч
	РР

РР

РСС

РА – регистр адреса. Заносится начальный адрес той области памяти, с которой будет работать внешнее устройство

РСч – регистр счета показывает размер, который позволяет передавать каждый из каналов 2¹⁴  16 к N-1 (N–размер блока). РСч – декрементируется, РА – инкрементируется

РР – регистр режима

РСС – регистр слова состояния

РР принимает значения:

0	0	- контроль DMA (считывание слова состояния)
0	1	- запись информации в ОЗУ из внешнего устройства
1	0	- чтение информации из ОЗУ во внешнее устройство
1	1	- запрещенное состояние

Адресация регистров для каждого своя. Для реализации младшего байта адреса существует внутренний триггер.

Управляющее слово (УС) заносится в РР.

D7	D6	D5	D4	D3	D2	D1	D0
АЗ	ОКБ	ДЗ	ЦП	РК2	РК2	РК1	РК0	РР

РК – разрешение канала. 0 – откл., 1 – вкл.

ЦП – циклический приоритет 0 – установленный, 1 – циклический.

ДЗ – длинная запись. Сигналы записи во внешнее устройство и в память, если «1» - удлиняются в 2 раза. Можно избавиться от такта ожидания. Внешнее устройство и МП работают быстрее, т.к. нет запросов.

ОКБ – отключение по концу блока, если выставлена «1»

АЗ – автозагрузка, если выставлена «1»

D7	D6	D5	D4	D3	D2	D1	D0
Х	Х	Х	ПМ	КБ3	КБ2	КБ1	КБ0	РСС

КБ – конец блока данных, если выставлена «1» - канал свою работу закончил

ПМ – признак модификации. При автозагрузке при копировании исходных данных из 3 канала во 2-й выставляется 1

Граф работы первичного автомата

Режим работы «ведущий» показывает, что в данном устройстве существует первичный автомат, который находится в следующих тактах

S0, SИСХ, S1, S2, S3, SОЖ – состояния SИСХ – попадаем по сигналу сброса (СБР). Может происходить инициализация устройства. При поступлении сигнала захвата от ВУ начинается цикл обмена. S0 – если есть 1 сигнал запроса прямого доступа в память (ЗПДП), который вызывает сигнал ЗхВ (захват), который идет к МП. Этот сигнал устанавливает триггер ТТ2, который вызывает отклонючение магистрали МП и переводит в S1. Вырабатывается сигнал ПЗХВ (подтверждение захвата). S1 - адресация. Выставляется начальный адрес в ОЗУ. Отдается каналу с наивысшим приоритетом S2 - формирование сигналов ЧтВ (чтение внешнего устройства) S3 - формируется сигнал ЗпП (запись в память) или ЧтП и ЗпВ в зависимости от направления передачи S4 - модификация счетчиков. Счетчик адреса увеличивается на 1, счетчик, который считает байты в блоке – уменьшается на 1. Цикл S1 – S4 . Завершение цикла прямого доступа. Если происходит сигнал конец блока, то идет по циклу в SИСХ.