52

10 Микроконтроллеры с архитектурой avr

3 типа: Tiny – не имеют внутренней памяти. Выпускаются в 8-контактных корпусах. Применяются в игрушках.

Classic – основной тип. Имеет память программ 1-4 кб, ОЗУ до 512 б, EEPROM электрически программируемая память. Содержит сторожевые таймеры.

Мega – имеют самую насыщенную архитектуру

Особенности семейства:

1. RISC – архитектура;

2. 121 команда в системе команд 80 % выполняются за 1 машинный цикл;

3. Емкость памяти программ FLASH 128 кб

4. Встроенная память EEPROM 4 кб может перезаписывать 100 000 циклов

5. FLASH-память перезаписывается 1000 циклов

6. Регистровый файл 32-х 8-и разрядных регистров. Выполняет роль аккумулятора (получается 32 аккумулятора)

7. Диапазон измерения напряжений от 4 до 6 В

8. Диапазон тактовых частот от 0 до 6 МГц

9. Производительность 6 MIPS (6 млн операций в секунду при частоте 6 МГц)

10. Встроена система реального времени

11. Встроенный аналоговый компаратор

12. 8-канальный 8-разрядный АЦП

13. Возможность программной установки тактовой частоты

14. Блокировка программного обеспечения

Недостаток – 64-контактный корпус планарного типа, что не позволяет его ремонтировать.

3 режима энергоснабжения:

1. Idle – останавливается центральный процессор, продолжает работать ОЗУ, таймеры, счетчики, SPI и КП.

2. Power Down – сохраняет содержимое регистров, останавливается тактовый генератор, делится до сигнала прерывания или системного сброса.

3. Power Slave – режим сна. Работает генератор реального времени.

Структурная схема:

Компаратор подключается к III и IV входам порта Е и выход компаратора идет на КП Аналоговый компаратор - Выход используется для управления входом захвата таймера/счетчика. Кроме того, компаратор может формировать свой запрос прерывания. Пользователь может задать формирование запроса на прерывание по нарастающему или падающему фронту или по переключению

Порт А – 8-разрядный двунаправленный порт I/O. Функция обеспечения взаимодействия с внешней дополнительной SRAM данных - могут быть сконфигурированы как младшие разряды шины адреса/данных внешней SRAM данных.

Порт В – 8-разрядный двунаправленный порт I/O. Функции сравнения выхода и входа Т/С и организация последовательного интерфейса SPI

Порт С – 8-разрядный порт выхода. Обеспечение взаимодействия с внешней дополнительной SRAM. При использовании внешней SRAM через выводы порта C выводится старший байт адреса внешней памяти SRAM

Порт D – 8-разрядный двунаправленный порт I/O. Функция входа внешнего прерывания Т/С и вход тактового сигнала Т/С1 и 2 (и вход триггера захвата Т/С1)

Порт Е – 8-разрядный двунаправленный порт I/O. вход программ данных для UART, входы аналогового компаратора и вход внешнего прерывания INT.

Порт F– 8-разрядный порт входа. Входы могут использоваться как аналоговые входы MUX.

FLASH – внутрисистемная встроенная память программ. 128к

УС 16-разрядный. Указывает на область SRAM данных, в которой размещаются стеки подпрограмм и прерываний.

РОН – 32 регистра, адреса $0000 - $001F. Кроме РОН в состав память данных входит 64 регистра ввода-вывода ($0020-$005F), 4к SRAM – внутренняя память данных, типа ОЗУ ($0060 - $0FFF), 60к внешней памяти ($1000 - $FFFF). 3 регистра X, Y, Z, служащие для регистрово-косвенного СА (16 бит)

АЛУ соединено с 32 РОН. Выполняет арифметические, логические операции и операции с битами.

EEPROM – память данных

Регистр Состояния – SREG – 8 разрядов. I-разрешение глобального прерывания, T-бит сохранения копии, H-дополнительный перенос, S-знак, N-отриц.значение для арифм.и лог.функций, V-дополнение до 2-х, если операция идет в дополнительном коде, Z – 0, C-флаг переноса.

Внутренний генератор служит для работы сторожевого таймера

СТ для исключения эффектного зависания МП техники.

Регистр управления MCU – разрешение обращения к внешней памяти SRAM данных, перевод ПА и ПС на работу альтернативных функций, разрешение режима SLEEP и режима ожидания SRAM.

Т/С – 2 8-разрядных и 1 16-разрядный. Т/С 0 в дополнение к обычному режиму может тактироваться асинхронно от внешнего генератора, его используют как часы реального времени. Т/С1 и Т/С2 используются как таймеры счетчики с встроенной временной базой или счетчики, переключаемые по состоянию на внешнем выводе

XTAL1 – вход инвертирующего усилителя тактового генератора, XTAL2 – выход

TOSC1 – вход инвертирующего усилителя генератора таймера-счетчика, TOSC2 – выход

RESET – сброс (инверсный). Необходимо удерживать более 2 МЦ низкий уровень напряжения

ALE – строб разрешения фиксации адреса, используемый для разрешения внешней памяти (фиксация младшего байта адреса в защелках адреса в пределах первого цикла обращения, в течение второго цикла обращения при обращении к данным используются выводы AD0 – AD7)

WR – строб записи внешней SRAM, RD – строб чтения

PEN – (инв.) выход разрешения программирования в низковольтном режиме программирования

SPI – последовательный синхронный интерфейс. Для передачи по 3-х проводной системе в синхронном режиме, обеспечивает высокоскоростной синхронный обмен данными между МК и периферийными устройствами или между несколькими МК.

UART - Универсальный асинхронный приемо-передатчик. обеспечивает любую скорость передачи информации в бодах, Высокая скорость передачи при низкой частоте XTAL, 8-разрядный или 9-разрядный форматы данных, Фильтрация шума, Обнаружение ошибок формирования кадров

Организация памяти МК

$FFFF	FLASH 64 к x 16 = 128 кб	$ FFFF			Внешняя память
			60 к	SRAM
		$ 1000
		$ 0FFF			Внутренняя память
			4 к	SRAM
		$ 0060
		$005F	64 регистра I/O		Порты ввода-вывода
		$0020
		$001F	РОН (32 регистра)		Регистры общего назначения
$ 0000		$0000
Память программ		Память данных

РОН – регистры общего назначения

Х, Y, Z – регистры, служащие для регистрово-косвенного способа адресации.

Каждому регистру соответствует адрес памяти, отображающей их в первых 32 ячейках пользовательского пространства данных. Такая организация памяти обеспечивает гибкое обращение к регистрам.

Работа внешней SRAM разрешается установкой бита SRE в регистре MCUCR.

АЛУ

Высокопроизводительное AVR ALU соединено непосредственно со всеми 32 быстродействующими регистрами общего назначения. За один тактовый цикл ALU выполняет операцию между регистрами этого регистрового файла. Операции ALU подразделяются на три основные категории: арифметические, логические и операции над битами.