- •Электронное конструирование эвм Основы компоновки и расчета параметров конструкций
- •Введение
- •Глава 1. Тенденции развития средств вт
- •1.1. Поколения средств вт и их связь со степенью интеграции и уровнем развития микроэлектронной технологии.
- •1.2. Классификация функциональной структуры средств вт. Уровни компоновки и конструкции.
- •Глава 2. Основные компоновочные параметры логической схемы и конструкции
- •2.1. Общая характеристика компоновочных параметров.
- •2.2. Функциональный объем и степень интеграции.
- •2.3. Число внешних контактов.
- •2.4. Соотношение между числом входных и числом выходных внешних контактов.
- •2.5. Число каскадов элементов в логической схеме.
- •2.6. Нагрузочная способность логических цепей.
- •2.7. Индексация компоновочных параметров по уровням.
- •Глава 3. Соотношения взаимосвязи компоновочных параметров в логической схеме устройства эвм
- •3.1. Исходные соотношения. Правило Рента.
- •3.2. Системные аналитические соотношения.
- •3.2.1. Компоновочная модель логической схемы устройства. Описание модели, параметры и частные соотношения.
- •3.2.2. Методика анализа логических цепей
- •3.2.3. Системные соотношения статической модели. А. Базовое системное соотношение.
- •Б. Системное соотношение с измененным основным аргументом.
- •3.2.4. Системные соотношения динамической модели.
- •Глава 4. Основы компоновки элементов в логических схемах и особенности применения системных соотношений
- •4.1. Методы компоновки элементов в логической схеме
- •4.2. Базовый критерий компоновки
- •4.3. Принципы, критерии и законы системной взаимосвязи при матричных (классических) методах компоновки элементов
- •4.4. Сводная система соотношений, используемая для расчета компоновочных параметров элементов и устройств эвм при матричных (классических) методах компоновки
- •А. Базовые соотношения системной взаимосвязи:
- •Б. Частные соотношения системной взаимосвязи:
- •В. Формулы перевода характеристик структурного элемента в характеристики, выраженные в элэ:
- •Глава 5. Правила определения значений производных компоновочных параметров логической схемы
- •5.1. Правило определения числа логических цепей
- •5.2. Правило определения числа логических связей
- •5.3. Правило определения среднего числа связей в цепи
- •Глава 6. Коммутационные элементы многоуровневых конструкций устройств эвм и методы расчета их параметров
- •6.1. Характеристика основных положений по конструкции
- •6.2. Методика расчета средней длины связи
- •6.3. Правила расчета средней длины логической цепи и суммарной длины связей
- •6.4. Правила расчета плотности связей и трасс
- •6.5. Методика расчета трассировочной способности и числа логических слоев
- •Глава 7. Системное быстродействие элементов и устройств эвм и методика расчета его параметров
- •7.1. Параметры системного быстродействия
- •7.2. Методика расчета параметров системного быстродействия
- •Глава 8. Примеры практических расчетов компоновочных параметров логических схем и конструкций
- •8.1. Пример расчета основных компоновочных параметров логической схемы обрабатывающего устройства эвм
- •8.2. Пример расчета производных компоновочных параметров логических схем обрабатывающего устройства эвм
- •8.3. Пример расчета средней длины связи и средней длины логической цепи в конструкциях коммутационных элементов обрабатывающих устройств эвм
- •Продолжение таблицы 8.4.
- •8.4. Пример расчета суммарной длины связей и плотности трасс в конструкциях коммутационных элементов устройств эвм
- •Продолжение таблицы 8.5.
- •8.5. Пример расчета трассировочной способности и слойности коммутационных элементов устройств эвм
- •Продолжение 1 таблицы 8.6
- •Продолжение 2 таблицы 8.6
- •8.6. Пример расчета параметров системного быстродействия элементов и устройств эвм
- •Продолжение таблицы 8.9
- •Заключение
- •Литература
- •Содержание
- •Глава 1. Тенденции развития средств вт 5
- •Глава 2. Основные компоновочные параметры логической схемы и конструкции 10
Глава 1. Тенденции развития средств вт
1.1. Поколения средств вт и их связь со степенью интеграции и уровнем развития микроэлектронной технологии.
Развитие средств ВТ обусловлено, как правило, уровнем развития элементной базы, одной из основных характеристик которой является степень интеграции ЛЭ на кристалле (N). Поэтому принято считать, что если степень интеграции ЛЭ на кристалле соответствует уровню ИС, то ее и СВТ на ней построенные относят к III‑му поколению, если же уровню БИС или СБИС – то к IV‑му или V‑му поколению и т.д. При этом степень интеграции микросхем (ИС, БИС, СБИС) в пределах каждого поколения может изменяться в широком диапазоне значений и не всегда является объективным показателем уровня микроэлектронной технологии. Так, например, степень интеграции элементов КМОП и ЭСЛ может существенно (напр., на порядок и более) отличаться друг от друга, хотя они могут быть выполнены на одном технологическом уровне и иметь одинаковые размеры кристаллов.
Поэтому представляется целесообразным рассматривать развитие поколений элементов и СВТ не только от уровня интеграции микросхем N, а также в зависимости от достигнутого уровня микроэлектронной (полупроводниковой) технологии, т.е. в зависимости от достигнутого в технологии минимального топологического (литографического) размера, лежащего в основе роста степени интеграции элементов. В качестве такого минимального литографического размера, как правило, используется длина канала транзистора . Такой подход отводит полупроводниковой технологии естественное лидирующее место и значение, а степень интеграции элементов представляется как следствие достигнутого технологического уровня.
Увеличение степени интеграции элементов на кристалле связано не только с уменьшением минимального литографического размера. Оно в существенной мере связано также с одновременным увеличением размера самого кристалла (Lкр), что собственно и отражает комплексное повышение интеграции и технологического уровня в микроэлектронике. Взаимосвязь поколений, степени интеграции, размеров кристалла и уровня полупроводниковой технологии в конструкциях микросхем приведена на рис. 1.1.
Примерное соответствие между уровнем микроэлектронной технологии (длиной канала транзистора) и поколением СВТ показано в таблице 1.1.
Таблица 1.1
Поколение СВТ |
Название уровня интеграции |
Уровень полупроводниковой технологии (Длина канала транзистора ,мкм) |
II |
Транзисторный |
> 10 |
III |
ИС |
10 – 3 |
IV |
БИС |
3 – 1 |
V |
СБИС |
1 – 0,3 |
VI |
УБИС |
< 0.3 |
Развитие средств ВТ на основе ИС, БИС и СБИС происходит в ведущих фирмах различных стран с разными темпами: где-то более интенсивно (напр., фирмы США, Японии), где-то менее. Это связано с объемом капитальных вложений в вычислительную отрасль на соответствующих этапах ее развития. Пример тенденций развития поколений СВТ и уровня полупроводниковой технологии () в конструкциях ЭВМ ведущих отечественных и зарубежных фирм по годам в интервале от 1960г. примерно по 2000г. приведен на рис. 1.2.
Приведенный пример на рис. 1.2 позволяет ориентировочно оценивать степень отставания в развитии СВТ РФ по отношению к США. Так, напр., если в 1970г. такое отставание можно оценивать примерно в 5 лет, то в 2000г. оно может составить примерно 15 – 20 лет. Вместе с тем, если считать, что повышение технологических возможностей в микроэлектронике на уровне 0,3 мкм и менее близко к своему пределу и может достигаться значительно меньшими темпами, то при условии существенных капиталовложений в вычислительную отрасль РФ, ее значительном переоснащении, это отставание за ближайшие 10 – 15 лет может быть сведено к минимуму, что проиллюстрировано штрих пунктирной (прогнозной) линией на рис. 1.2.
В данном анализе более важно отметить другой аспект темы, связанный с изменением уровня интеграции ИС, БИС, СБИС и т.д. в пределах соответствующего поколения элементов и СВТ. Это важно по той причине, что в ряде учебных пособий, а также другой технической литературе вопросы интеграции элементов, поколения СВТ и уровень полупроводниковой технологии трактуются неоднозначно. Так, напр., в некоторых учебных пособиях, связанных с конструированием бортовых электронных средств ВТ, можно встретить такие определения как РЭС IV‑поколения, построенные на ИС (т.е. на элементах III‑поколения).
Рис. 1.1. Взаимосвязь поколений, степени интеграции (N), размеров кристалла (Lкр) и уровня полупроводниковой технологии (длины канала транзистора – ) в конструкциях микросхем.
В целях снятия противоречий в этих вопросах, которые способны ввести в заблуждение читателя (напр., студента), представляется целесообразным рассматривать изменение степени интеграции элементов в пределах каждого поколения по следующей схеме:
малая интеграция – средняя интеграция – высокая интеграция.
Такая трактовка отражает наибольшую объективность в оценках и, по существу, давно в целом используется при проектировании и конструировании СВТ и РЭС. Отсюда вытекают следующие понятия:
ИС малой, средней (СИС) и высокой интеграции;
БИС малой, средней и высокой интеграции;
СБИС малой, средней и высокой интеграции и т.д.
При этом можно поставить знак тождества между понятиями:
ИС высокой интеграции = БИС малой интеграции;
БИС высокой интеграции = СБИС малой интеграции и т.д.
Такой подход к определению понятий уровня интеграции ИС, БИС и СБИС крайне важен, поскольку (как это будет видно в дальнейшем) он затрагивает систему структурных функциональных уровней ЭВМ, а также систему уровней компоновки и уровней конструкции ЭВМ, комплексов и систем. Пример такой трактовки приведен в таблице 1.2.
Как видно из таблицы 1.2, понятия ИС, БИС, СБИС и др. охватывают диапазоны малой и средней степени интеграции этих элементов. Что же касается диапазона высокой интеграции, то он всякий раз переходит к элементу более высокого уровня.
Рис. 1.2. Тенденции развития поколений средств ВТ и уровня микроэлектронной (полупроводниковой) технологии () в конструкциях ЭВМ ведущих отечественных и зарубежных фирм (с 1965 по 1995 гг.).
Необходимо отметить и следующее обстоятельство. Смена поколений это не есть только переход на новый уровень интеграции в элементах. Каждому поколению СВТ характерны свои принципы проектирования и компоновки элементов и устройств, методы обработки информации, проблемы конструктивно-технологического порядка (корпуса ИС, БИС, СБИС, их наличие или отсутствие; многослойные печатные платы и технологические методы их изготовления; соединители и их частотные свойства и др.). Переход к каждому последующему поколению связан с изменением этих принципов и методов, что не может не отражаться на правилах взаимосвязи основных компоновочных параметров в логических схемах и конструкциях элементов и устройств СВТ.