- •1)Модели систем и параметры логических элементов.
- •2)Типы выходных каскадов цифровых элементов и узлов.
- •3)Паразитные связи цифровых элементов по цепям питания.
- •4)Вспомогательные элементы цифровых узлов и устройств.
- •5)Приёмы построения узлов и устройств на стандартных цифровых интегральных схем.
- •6)Дешифраторы.
- •7)Шифраторы.
- •8)Мультиплексор
- •9)Демультиплексор
- •11)Компораторы
- •12)Сумматоры
- •13)2-Ыесумматоры с накапливанием суммы, особенности и быстродействие. Схемы и принципы работы сумматора.
- •14)2-10 Сумматоры комбинационного типа.
- •15)Арифметико-логические устройства.
- •16)Одноступенчатые d-тг на логических элементах и-не и одноступенчатые rs-тг, принцип работы, временная диаграмма, уго , d-тг в интегральном исполнении, назначения выводов.
- •18)Синхронные и асинхронные rs-тг 1 и 2 ступенчатые.
- •19)Регистры.
- •19)Классификация регистров, уго, табл. Истинности, наращивание разрядности, универсальные кольцевые регистры сдвига на d u jk - триггерах, примеры схем.
- •20)Регистры в интегральном исполнении, уго, табл. Истинности, наращивание разрядности, построение реверсивных кольцевых регистров сдвига на регистрах в ис.
- •21)Назначение, классификация, характеристики счётчиков
- •22)Синхронные а асинхронные, складывающие и вычитающие счётчики в интегральном исполнении, уго, таблица истинности, временная диаграмма.
- •24)Счётчики на базе регистров сдвига.
- •26) Основные структуры запоминающих устройств
- •27)Озу статического типа.
- •29)Озу динамического типа.
- •30)Микропроцессор и микропроцессорные комплекты.
- •42) Режимы адресации команд та особенности использования.
- •43)Команды передачи управления.
- •44)Этапы программирования мпс. Составление схем алгоритмов.
- •57)Программируемая матричная логика.
- •58)Пмл серии к1556
- •59) Базовые матричные кристаллы
- •60)Классификация базовых матричных кристаллов(бмк).
60)Классификация базовых матричных кристаллов(бмк).
Классификация БМК показана на рис. 7.20. Первоначальной и, в известной мере, классической является структура канального БМК (рис. 7.21, а). Во внутренней ^центральной) области такого БМК расположена матрица базовых ячеек 1 и каналы дня трассировки 2.
Каналы могут быть вертикальными и горизонтальными как на рис. 7.21. а. либо только вертикальными (рис. 7.21. б). Канальные БМК могут име*ь большие возможности по созданию связей „ но имеют низкую плотность упаковки из-за значительных :*атряг площади кристалла на области межсоединении.
Канальная архитектура характерна для биполярных БМК, т. к. значительная: мощность рассеивания биполярных БЯ сама по себе прспятствуо плотной их упаковке.
Повышение уровня Интеграции БМК ведет к быстрому росту числа необходимых межсоединений между базовыми ячейками, а значит и площади, отводимой для них. Поиск путей создания БМК высокого уровня интеграции с минимизацией площади, отводимой под межсоединения, привел к бесканальной архитектуре БМК. Внутренняя область такого БМК содержит плотно упакованные ряды базовых ячеек и не имеет фиксированных каналов для трассировки межсоединений (рис. 7.21, в). В этом кристалле любая область, в которой расположены БЯ (строка, столбец либо ire часть) может быть использована как для создания логической схемы, так и для создания межсоединений. Вследствие более рационального расположения связей н бесканальном БМК уменьшается и задержка передачи сигналов по связям, т. к. и длины и паразитные емкости межсоединений уменьшаются.
Бесканальные БМК характерны для КМОП-схемотехники. в которой ком пактностъ схемных элементов и малая мощность рассеяния БЯ при их работе на не слишком высоких частотах способствуют возможностям плотной упаковки базовых ячеек.