- •1)Модели систем и параметры логических элементов.
- •2)Типы выходных каскадов цифровых элементов и узлов.
- •3)Паразитные связи цифровых элементов по цепям питания.
- •4)Вспомогательные элементы цифровых узлов и устройств.
- •5)Приёмы построения узлов и устройств на стандартных цифровых интегральных схем.
- •6)Дешифраторы.
- •7)Шифраторы.
- •8)Мультиплексор
- •9)Демультиплексор
- •11)Компораторы
- •12)Сумматоры
- •13)2-Ыесумматоры с накапливанием суммы, особенности и быстродействие. Схемы и принципы работы сумматора.
- •14)2-10 Сумматоры комбинационного типа.
- •15)Арифметико-логические устройства.
- •16)Одноступенчатые d-тг на логических элементах и-не и одноступенчатые rs-тг, принцип работы, временная диаграмма, уго , d-тг в интегральном исполнении, назначения выводов.
- •18)Синхронные и асинхронные rs-тг 1 и 2 ступенчатые.
- •19)Регистры.
- •19)Классификация регистров, уго, табл. Истинности, наращивание разрядности, универсальные кольцевые регистры сдвига на d u jk - триггерах, примеры схем.
- •20)Регистры в интегральном исполнении, уго, табл. Истинности, наращивание разрядности, построение реверсивных кольцевых регистров сдвига на регистрах в ис.
- •21)Назначение, классификация, характеристики счётчиков
- •22)Синхронные а асинхронные, складывающие и вычитающие счётчики в интегральном исполнении, уго, таблица истинности, временная диаграмма.
- •24)Счётчики на базе регистров сдвига.
- •26) Основные структуры запоминающих устройств
- •27)Озу статического типа.
- •29)Озу динамического типа.
- •30)Микропроцессор и микропроцессорные комплекты.
- •42) Режимы адресации команд та особенности использования.
- •43)Команды передачи управления.
- •44)Этапы программирования мпс. Составление схем алгоритмов.
- •57)Программируемая матричная логика.
- •58)Пмл серии к1556
- •59) Базовые матричные кристаллы
- •60)Классификация базовых матричных кристаллов(бмк).
24)Счётчики на базе регистров сдвига.
Синхронные счётчики ИЕ6(к. сч.=10) и ИЕ7(к.сч.=16) имеют раздельные входы суммирования вычитания. Счётчики имеют по 4 входа предустановки в любые из состояния 0<=X<=к.сч.-1. Кроме этих 4 входов они имеют ещё 2 входа. Реверсивный сдвигающий регистр может быть реализован на регистрах типа PI/PO, при этом входы параллельной загрузки используются для сдвига в сторону младших разрядов. Пример реверсивного сдвигающего регистра на базе ИР1 представлен на рис. 141, а. При М=0 - осуществляется сдвиг в сторону старших разрядов, при М=1 - осуществляется сдвиг в сторону младших разрядов.
Пример реализации 8-разрядного реверсивного сдвигающего регистра типа SI/PO на регистрах без реверса, представлен на
Сдвигающие регистры
Сдвигающий, или сдвиговый, регистр (shift register) это регистр, содержимое которого при подаче управляющего сигнала СДВИГ может сдвигаться в сторону старших или младших разрядов. Схема сдвигающего регистра показана на рис. 10.1, а, а условное обозначение —на рис. 10.1,6. Регистр состоит из цепочки непрозрачных триггеров. Пусть на рисунке триггер ТТО — младший, ТТЗ — старший; Д-вход каждого триггера (кроме ТТО) подключен к выходу соседнего младшего триггера. Когда на все объединенные С-входы триггеров поступает активный отрицательный фронт сигнала СДВИГ, выход каждого триггера принимает состояние своего младшего соседа и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в сторону старших разрядов, влево. Триггер ТТО принимает при этом состояние последовательного входа DS (data serial). Регистр загружается данными, последовательно поступающими по этому входу. Считывать данные, хранимые в регистре, можно как в последовательном коде, с выхода последнего разряда, так и в параллельном, сразу со всех разрядов. По схеме, близкой к показанной на рис. 10.1, а, построен регистр 564ИР2.
25)Общие сведения ,классификация запоминающих устройств, характеристики, вх и вых сигналы микросхем памяти, типы вх и вых каскадов, их обозначение, УГО, сравнительные характеристики ИС ОЗУ статические и динамические, достоинства, недостатки, область использования.
Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими ЦУ. Важнейшие параметры ЗУ находятся и противоречии. Так, например, большая информационная емкость не сочетается с высоким быстродействием. а быстродействие в свою очередь не сочетается с низкой стоимостью. Полому системам памяти свойственна многоступенчатая иерархическая структура, и н зависимости от роли того или иного ЗУ его реализация может быть существенно различной.
В наиболее развитой иерархии памяти ЭВМ можно выделить следующие уровни:
-
регистровые ЗУ, находящиеся в составе профессора или других устройств (т. е, внутренние для mix блоксв), благодаря которым уменьшается число обращений к другим уровням памяти, реализованным вне процессора и требующим большего времени для операций обмена информацией:
-
кэш память, служащая для хранения копий информации, используемой в текущих операциях обмена. Высокое быстродействие кэш-памяти повышает производительность ЭВМ;
0 основная память (оперативная, постоянная, нолупостоянная), работающая в режиме непосредственного обмена с процессором и по возможности согласованная с ним по быстродействию Исполняемый в текущий момент фрагмент программы обязательно находится в основной памяти.
специализированые виды памяти, характерные для некоторых специфических архитектур (многопортовые, ассоциатииные, видеопамять и др.);
внешняя память, хранящая большие объемы информации. кЭш память обычно реализуется на основе устройств с подвижным носителем информации (магнитные и оптические диски, магнитные лещы и др.) В настоящем пособии устройства внешней памяти не рассматривают.
Важнейшие параметры ЗУ
Информационная емкость — максимально возможный объем хранимой информации. Выражается в битах или словах (в частности, в байтах) Бт хранится запоминающим элементом <ЗЭ), а слово — запоминающей ячейкой (ЗЯ). т. е. группой ЗЭ. к которым возможно лишь одновременное обращение. Организация ЗУ — произведение числа хранимых слов на их разрядности. Быстродействие (производительность) ЗУ оценивают временами считывании, записи и длительностями циклов чтения/записи. Время считывания— интервал между моментами появления сигнала чтения и слова на выходе ЗУ время записи — интервал после появления сигнала записи, достаточный для установления ЗЯ в состояние, задаваемое входным словом.
Для классификации ЗУ (рис. 4.2) важнейшим признаком является способ доступа к данным.
При адресном доступе код па адресном входе указы вас i ячейку, с которой гзсдется обмен. Все ячейки адресной памяти в момент обращения равнодос- тупны. Адресные ЗУ делятся но RAM (Random Ассеи Memory) ы ROM (Read Only Memory). Русские синонимы термина RAM: ОЗУ (оперативные ЗУ) или ЗУПВ (ЗУ с произвольной выборкой). Оперативные ЗУ хранят данные, участвуют не в обмене при исполнении текущей программы, которые могут быть изменены в произвольный момент времени. Запоминающие элементы ОЗУ, как правило, не обладают унершнезанксимостыо. Регенерация данных в динамических ЗУ осуществляется е помошью специальных контроллеров. Статические ОЗУ можно разделить на асинхронные, тактируемые и синхронные (конвейерные). В асинхронных сигналы управления могут задаваться как импульсами, гак и уровнями. В тактируемых ЗУ некоторые сигналы обязательно должны быть импульсными, например, сип-ал разрешения работы С5 в каждом цикле обращения к памяти должен переходить из пассивного состояния в активное. Этот тип ЗУ называют часто синхронным. Динамические ЗУ характеризуются наибольшей информационной емкостью и невысокой стоимостью, поэтому именно они используются как основная память ЭВМ Поскольку от этой памяти требуется высокое быстродействие, разработаны многочисленные архитектуры повышенного быстродействия, перечисленные в классификации