18)Синхронные и асинхронные rs-тг 1 и 2 ступенчатые.
Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный . Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е. = 1, = 0. Асинхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ, охваченных перекрестными обратными связями
(рис. 2.1). На временных диаграммах отражена задержка срабатывания триггера, величина которой зависит от быстродействия логических элементов.
сли обозначить состояние триггера в момент изменения входных сигналов индексом n, а после переключения – индексом n-1 то закон функционирования триггера может быть описан табл. 2.1.
Как следует из табл. 2.1, при комбинации S = 1, R = 0 в триггер записывается 1 независимо от предыдущего состояния. При другом наборе входных сигналов S = 0, R = 1 триггер устанавливается в 0. Комбинация S = R = 0 является нейтральной, поскольку при ней имеет место режим хранения записанной ранее информации.
При нейтральной комбинации сигналов на информационных входах триггер может находиться в одном из состояний устойчивого равновесия = 1, = 0 или = 0, = 1 сколь угодно долго. Комбинация S = R = 1 является запрещенной, так как она приводит к нарушению закона работы триггера и неопределенности его состояния. Действительно при указанной комбинации входных сигналов на обоих выходах триггера устанавливается 0. Это состояние не является состоянием устойчивого равновесия и может быть обеспечено только воздействием сигналов. Если затем на входы будет подана нейтральная комбинация сигналов, триггер перейдет в одно из состояний устойчивого равновесия, но предугадать это новое состояние триггера невозможно, поскольку обычно разброс временных параметров логических элементов триггера неизвестен. Для триггера на элементах И–НЕ управляющим действием обладают нулевые уровни информационных сигналов, а не единичные, как в рассмотренном случае. Поэтому информационные выходы и соответствующие сигналы таких триггеров обозначаются как инверсные (рис. 2.1, б). Закон функционирования RS-триггера на элементах И–НЕ описывается табл. 2.2, которая в отличие от табл. 2.1 приведена в сокращенной форме записи.
Из табл. 2.2 следует, что комбинация является запрещенной, а комбинация нейтральной. Следовательно, если для триггера на элементах ИЛИ–НЕ единичные сигналы на обоих информационных входах запрещены, то для триггера на элементах И–НЕ они разрешены и образуют нейтральную комбинацию. Нулевые сигналы на обоих входах триггера на элементах ИЛИ–НЕ составляют нейтральную комбинацию, а для триггера на элементах И–НЕ они запрещены.
Указанные особенности триггеров на разных логических элементах следует учитывать при их применении в цифровых узлах. Быстродействие асинхронного RS-триггера определяется задержкой установления его состояния tт, которая равна сумме задержек распространения сигнала через логические элементы:
Синхронный одноступенчатый RS-триггер отличается от асинхронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триггера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ (рис. 2.2, a).
При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на S- и R-входах и соответствуют логической 1, т. е. q1 = q2 = 1. Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов является нейтральной, поэтому триггер находится в режиме хранения записанной информации. При С = 1 входные логические элементы открыты для восприятия информационных сигналов и передачи их на входы асинхронного RS-триггера. Таким образом, синхронный триггер при наличии разрешающего сигнала на S-входе работает по правилам для асинхронного триггера. Временные процессы в триггере при его переключении из нулевого состояния в единичное иллюстрируются диаграммами на рис. 4.13, в, на которых обозначено: t1, t2, t3, t4 – задержки переключения соответствующих логических элементов; t' с, t" с – длительности тактовых импульсов и пауз между ними. Из диаграмм следует, что минимальный период повторения тактовых импульсов равен 4tзд.р,ср, а наибольшая частота F = 1/4tзд.р,ср.
Синхронные RS-триггеры строятся и на логических элементах ИЛИ–НЕ (рис. 2.2), И–ИЛИ–НЕ и их сочетаниях. Синхронный двухступенчатый RS-триггер состоит из двух синхронных одноступенчатых RS-триггеров (рис. 2.3), управляемых разными фазами тактового сигнала.
При С = 1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени. При С = 0 первая ступень блокируется, а вторая открывается. Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т. Минимальный период и максимальная частота повторения тактовых импульсов равны:Тс = 7tзд.р.ср; F = 1/Тс. Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями приведен на рис. 2.3, б. В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную. При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени.
