- •1)Модели систем и параметры логических элементов.
- •2)Типы выходных каскадов цифровых элементов и узлов.
- •3)Паразитные связи цифровых элементов по цепям питания.
- •4)Вспомогательные элементы цифровых узлов и устройств.
- •5)Приёмы построения узлов и устройств на стандартных цифровых интегральных схем.
- •6)Дешифраторы.
- •7)Шифраторы.
- •8)Мультиплексор
- •9)Демультиплексор
- •11)Компораторы
- •12)Сумматоры
- •13)2-Ыесумматоры с накапливанием суммы, особенности и быстродействие. Схемы и принципы работы сумматора.
- •14)2-10 Сумматоры комбинационного типа.
- •15)Арифметико-логические устройства.
- •16)Одноступенчатые d-тг на логических элементах и-не и одноступенчатые rs-тг, принцип работы, временная диаграмма, уго , d-тг в интегральном исполнении, назначения выводов.
- •18)Синхронные и асинхронные rs-тг 1 и 2 ступенчатые.
- •19)Регистры.
- •19)Классификация регистров, уго, табл. Истинности, наращивание разрядности, универсальные кольцевые регистры сдвига на d u jk - триггерах, примеры схем.
- •20)Регистры в интегральном исполнении, уго, табл. Истинности, наращивание разрядности, построение реверсивных кольцевых регистров сдвига на регистрах в ис.
- •21)Назначение, классификация, характеристики счётчиков
- •22)Синхронные а асинхронные, складывающие и вычитающие счётчики в интегральном исполнении, уго, таблица истинности, временная диаграмма.
- •24)Счётчики на базе регистров сдвига.
- •26) Основные структуры запоминающих устройств
- •27)Озу статического типа.
- •29)Озу динамического типа.
- •30)Микропроцессор и микропроцессорные комплекты.
- •42) Режимы адресации команд та особенности использования.
- •43)Команды передачи управления.
- •44)Этапы программирования мпс. Составление схем алгоритмов.
- •57)Программируемая матричная логика.
- •58)Пмл серии к1556
- •59) Базовые матричные кристаллы
- •60)Классификация базовых матричных кристаллов(бмк).
27)Озу статического типа.
Область применения относительно дорогостоящих статических ОЗУ в системах обработки информации определяется их высоким быстродействием. В частности, они широко используются в кэш-памяти, которая при сравнительно малой емкости должна иметь максимальное быстродействие.
Статические ОЗУ (SRAM), как правило, имеют структуру 2DM. часть их при небольшой информационной емкости строится по структуре 2D
Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также григ- Гернымн. Триггеры можно реализовать по любой схемопинплогии. Запоминающие элементы статических ЗУ
Запоминающий элемент зу на л-моп транзисторах (рис. 4.26, й) представляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки ТЗ hi т4. При обращении к данному зэ появляется высокий потенциал на тине вы борки ШВ, (через i, j соответственно обозначены номера строки и столбца, на пересечении которых расположен ЗЭ^>. Этот потенциал открывает ключи выборки (транзисторы ТЗ, Т4> по осей строке, и выходы триггеров строки соединяются со столбцовыми шинами считывания записи. Одна из столбцовых шин связана с прямым выходом триггера (обозначена черел DjJ, другая — с инверсным (Dj) Через столбцовые шины можно считывать состояние триггера (штриховыми линиями показан дифференциальный усилитель считывания). Через них же можно записывать данные в триггер, подавая низкий потенциал жнического нуля на ту или иную шину.
При подаче нуля на выход Dj снижается стоковое напряжение транзистора TI, что запирает транзистор Т2 и повышает напряжение на его стоке Это открывает транзистор TI и фиксирует созданный на его стоке низкий уровень даже после снятия сигнала записи. Триггер установлен б состояние логической единицы. Аналогичным образом нулевым сигналом по шине О, можно установить тржтгр в нулевое состояние. При выборке строки со своими столбцовыми шинами соединяются все триггеры строки, но только одна пара шин связывается с выходными цепями считывания или входной цепью записи в соответствии с адресом столбца.
Резисторы г служат для уменьшения емкостных токов в моменты открывания ключевых транзисторов и реализуются как части диффузионных областей этих транзисторов. Внешняя организация и временные диаграммы статических ЗУ
В номенклатуре статических ЗУ представлены ИС с одноразрядной и словарной организацией. Внешняя организация статического ЗУ емкостью 64 Кбита (8К*8> показана на рис, 4.28. Сос;ав и функциональное назначение сигналов адреса А(2-о, выборки кристалла CS, чтения/записн R/W со ответствуют рассмотренным выше сигналам аналогичного типа. Входы и выходы ИС совмещены и обладают свойством двунаправленных передач.
Имеется также вход ОЁ разрешения по выходу, пассивное состояние которого (ОЕ = Н) переводит выходы в третье состояние. Работа ЧУ отображается таблицей
Функционирование ЗУ во времени ре«;ламенткруется временными лиа( рам мами, устанавливаемыми изготовителем. В основу кладутся определенные требовании. Например, чтобы исключить возможность обращении к другой ячейке, рекомендуется подавать адрес раньше, чем другие сингалы, с онере жегшем на время его декодирования. Адрес должен держаться в течение всего цикла обращения к памяти.
V-AJ
А ^С Адрес установлен УС
Затем следует подать сигналы, определяющие направление передачи данных и, если предполагается запись, то записываемые данные, а также си талы выборки кристалла и, при чтении, разрешения выхода. Среди этих сигналов будет и стробируюший, т. с, выделяющий временной интервал непосредственного выполнении действия. Таким сигналом для разных ЗУ может служить как см шал R/W, так и сигнал CS
Статические ЗУ подразделяются на асинхронные и тактируемые. В тактируемых ЗУ к определенным сигналам (как правило, к сигналу CS) предъявляется требование импульсного характера, согласно которому после активизации сигнала он обязательно должен вернуться к пассивному уровню и только после этого возможна его активизация в следующем цикле обращения к памяп!. В асинхронных ЗУ такие требования отсутствуют и, например, разрешение работы может производиться постоянным уровнем CS = L на протяжении множества циклов обращения к памяти. Статические ОЗУ энергозависимы — при снятии питания информация в триггерных запоминающих элементах теряется- Можно придать им искусственную энергонезависимость с помощью резервного источника питания. Это наиболее пригодно для ЗУ на элементах К МОП, т. к. они в режиме хранения потребляют чрезвы чай но малую мощность.