Міністерство освіти і науки, молоді та спорту України
Державний Заклад «Київський коледж зв’язку»
Реферат
З предмету: «Цифрові технології та мікпроцесори»
На тему: “Апаратні засоби AVR”
Студентів групи РТТ-03
Антонова Тимура
Карпенко Артемія
Перевірив викладач:
Лойкова А.Ю.
Київ 2012
ЗМІСТ
Вступ
Системний тактовий генератор AVR
Таймери AVR
Сторожовий таймер
Пристрій зовнішнього виводу
Аналогове введення / виведення
Конфігурація МК.
Підключення живлення та запуск.
Програмування в системі.
Вступ
AVR - сімейство восьмібітних мікроконтролерів фірми Atmel. Рік розробки - 1996.
Мікроконтролери AVR мають гарвардську архітектуру (програма і дані знаходяться в різних адресних просторах) і систему команд, близьку до ідеології RISC. Процесор AVR має 32 8-бітних регістра загального призначення, об'єднаних в регістровий файл. На відміну від «ідеального» RISC, регістри не абсолютно ортогональні:
RISC (англ. restricted (reduced) instruction set computer [1] [2] - комп'ютер з скороченим набором команд) - архітектура процесора, в якій швидкодія збільшується за рахунок спрощення інструкцій, щоб їх декодування було більш простим, а час виконання - коротше. Перші RISC-процесори навіть не мали інструкцій множення і ділення. Це також полегшує підвищення тактової частоти і робить більш ефективною суперскалярної (розпаралелювання інструкцій між кількома виконавчими блоками).
Набори інструкцій у більшості ранніх архітектур для полегшення ручного написання програм на мовах асемблерів або прямо в машинних кодах, а також для спрощення реалізації компіляторів, виконували якнайбільше роботи. Нерідко в набори включалися інструкції для прямої підтримки конструкцій мов високого рівня. Інша особливість цих наборів - більшість інструкцій, як правило, допускали всі можливі методи адресації (т. зв. «Ортогональность системи команд (англ.)») - наприклад, і операнди, і результат в арифметичних операціях доступні не тільки в регістрах, але і через безпосередню адресацію, і прямо в пам'яті. Пізніше такі архітектури були названі CISC
Операнд (англ. operand) в мовах програмування - аргумент операції; дані, які обробляються командою; граматична конструкція, що позначає вираз, що задає значення аргументу операції; іноді операндом називають місце, позицію в тексті, де повинен стояти аргумент операції. Звідси поняття місцевості, або арності, операції, тобто числа аргументів операції.
2. Системний тактовий генератор avr
AVR може використовувати три різних джерела системної частоти: кварцовий або керамічний резонатор, зовнішній тактовий сигнал або вбудований RC-генератор (є не у всіх моделях). Звичайний діапазон частот для AVR - від 0 до 16 МГц.
Кварцовий або керамічний резонатор може бути підключений до AVR (див. рис. 1). Якщо використовується одна з цих схем, то не слід підключати будь-які інші пристрої ні до одного з виводів XTAL.
Рис. 1 Схеми підключення до AVR керамічного і кварцового резонаторів
а) без вбудованих конденсаторів і б) з вбудованими конденсаторами.
3. Таймери avr.
Джерелом сигналу перемикання таймерів / лічильників є або тактова частота процесора, або зовнішній синхросигнал. Тактова частота процесора може використовуватися безпосередньо або попередньо ділитися. Вибір джерела сигналу і коефіцієнта ділення проводиться за допомогою мультиплексора. Біти CSxn, керуючі мультиплексором, розташовані в регістрі управління таймера TCCR0. У AT90S8515, який містить два таймерних блоки, є два мультиплексора - по одному на кожен блок. У AT90S1200 є тільки один таймерний блок і один мультиплексор. Вміст таймера інкрементується при надходженні переднього фронту перемикаючого сигналу. Тому синхросигнал зі зовнішнього виведення МК надходить в мультиплексор в прямому і інвертованому вигляді. Значення зовнішнього сигналу перевіряється при надходженні переднього фронту тактового сигналу процесора.
На рис. 2. показаний Таймер 0- простий 8- розрядний таймер, вміст якого може бути зчитане або записано. Відключення вхідного сигналу відбувається шляхом вибору «заземленого» входу за допомогою мультиплексора. При переповненні лічильника реалізується маскувальне переривання.
Таймер 1 - складніший ніж16-розрядний таймер. Він може видавати на вихід імпульси і ШИМ-сигнали. Його великою гідністю є можливість реалізації додаткових функцій, таких як таймер подій.
Рис. 2. Структура таймера 0.
4. Сторожовий таймер
Сторожовий таймер являє собою окремий таймер з власною частотою на 1 МГц, який при включенні буде відраховувати потрібний інтервал часу. Якщо відбудеться переповнення до того, як команда WDR скине таймер в 0, то здійснюється перезапуск МК.
Сторожовий таймер включається при установці в 1 біта WDE в регістрі управління сторожового таймера WDTCR. Вміст бітів WDPn цього регістра визначає інтервал часу до того, як сторожовий таймер зробить перезапуск МК.
5. Пристрій зовнішнього виводу
Схема підключення зовнішнього виводу, показана на рис. 3, дає уявлення про його роботу. З кожним набором ліній («портом») пов'язане три адреси введення / виводу, які дозволяють визначати значення даних записаних в порт, напрямок передачі даних (1 - висновок, 0- ввід) і реальне значення сигналу на зовнішньому виводі. Внаслідок цього є можливість «підтягти» висновки порту до високого потенціалу для роботи в режимі введення даних, і використовувати стан деяких висновків в якості запитів переривань.
Читання даних може бути або безпосередньо з зовнішнього виводу, або з виходу регістра даних порту. Така можливість є важливою особливістю роботи порту. Якщо зовнішня лінія перевантажена або випадково закорочена на «землю», то стан зовнішнього виходу ніколи не буде змінюватися. Тому в деяких випадках дуже важливо мати можливість прочитати вміст регістру порту і порівняти його з реальним станом зовнішнього виводу.
Рис. 3. Схема зовнішнього виводу.
«Підтягнення» зовнішнього виведення до високого потенціалу керується не окремими бітами регістра, а для цього використовується спеціальна комбінаційна схема. Ця схема дозволяє «підтягання» лише коли зовнішній висновок працює у режимі введення даних, тобто коли біт регістра напрямок даних скинуто в 0, а біт регістра даних порту встановлено у 1.