8.2.Аппаратная реализация нк

Первые попытки аппаратной реализации НК относятся к 70 гг. прошлого века и включают построение простейших моделей ИНС (МСП, ADALINE, MADALINE) в элементной базе твердотельных и гибридных ИС. Затем (80–90 годы) наступил период программно–аппаратной реализации НК на универсальных суперЭВМ, включая транспьютерные аналоги с числом микропроцессоров (МП) ~10…1000. Несмотря на плодотворность этих методов с исследовательской точки зрения, с их помощью не удалось добиться хорошего соотношения производительность/стоимость, где к характеристикам производительности относится число реализуемых нейронов, количество связей между ними и, как производное, «число соединений в секунду» – CPS (connections per second). Поэтому к началу 21 века основным направлением аппаратной реализации НК оказалось их построение на основе СБИС – нейрочипов с использованием ПЦОС, систолических процессоров, заказных СБИС и ПЛИС.

Применение ПЦОС для реализации ПК обусловлено рядом их преимуществ:

• низкая стоимость оборудования ввиду отработки технологии производства и простоты интерфейса;

• относительно невысокая стоимость разработки благодаря развитым средствам отладки (компиляторов С/С++, эмуляторов, возможности внутрисистемного программирования и т.п.);

• универсальности и гибкости, ибо ПЦОС не накладывают жестких ограничений на вид, размеры, топологию, алгоритмы обучения и функционирование ИНС.

Для построения нейросред может быть использован любой ПЦОС, однако наибольшее распространение получили семейство TMS320C (Texas Instruments) с фирменной архитектурой VelociTI и ADSP2106 (Analog Devices) с архитектурой SHARC. Среди отечественных разработок особо стоит выделить нейросигнальный процессор NM6403 c архитектурой NeuroMatrix, значительно упрощающей создание высокопроизводительных нейросетевых приложений. В качестве основного недостатка ПЦОС следует упомянуть относительно невысокую производительность, обусловленную последовательностью выполнения операций.

Вычислительные системы на систолических процессорах создавались с ориентацией на применение в области ИНС. Их основу составляет процессорная матрица специальных обрабатывающих элементов, обеспечивающих высокую степень параллельности обработки данных, но требующая, ввиду узкой специализации составных элементов, большого числа периферийных схем, реализующих дополнительную логику. Из наиболее известных систолических процессоров можно выделить чипы SAND (Simple Applicable Neural Device) и CNAPS (компании Adaptive Solutions).

Для достижения максимальной производительности ИНС реализуют на специальной заказной СБИС, при этом разработчик получает нейрочип конкретной архитектуры с полным использованием внутренних ресурсов. В последнее время наметилась тенденция создания гибридных чипов с уже встроенными алгоритмами обучения, но они не получили широкого распространения из-за сложности, низкой точности и слабой помехоустойчивости, поэтому пока предпочтение отдается именно цифровым устройствам. Обычно проектирование СБИС требует много средств и времени, однако с появлением развитых методов синтеза и генерации топологии становится возможным значительно снизить эти затраты.

Приборы программируемой логики, к числу которых относится ПЛИС, издавна применяются для построения разнообразных интерфейсных узлов, устройств управления и контроля и т.д. Появление быстродействующих ПЛИС сверхвысокой интеграции резко расширило область их применения, включая процессоры ЦОС и нейрочипы. И это закономерно, поскольку ПЛИС ведущих фирм–производителей (Altera, Xilinx) выполняются по самым современным технологиям (0,09 мкм), имеют тактовые частоты в сотни МГц и представляют объемы до 10⁷ логических вентилей.

Разработка нейрочипов на ПЛИС является весьма эффективной, так как позволяет быстро и недорого реализовать нейросетевой алгоритм решения конкретной задачи, а в случае успеха так же быстро перейти к выпуску НК. Поскольку ПЛИС является матричной структурой, состоящей из конфигурируемых логических блоков (КЛБ), это позволяет строить иерархические блоки все более высокого уровня, например, сумматоры  умножители  нейроны  фрагменты (слои) ИНС. При этом можно широко использовать уже имеющиеся М–модули: быстрого преобразования Фурье (БПФ), интерполирующие фильтры, умножители, корреляторы, PCI– и ISA–интерфейсы и т.п. В качестве примера можно привести модуль ЦОС XDSP–680–CP фирмы Скан Инжиниринг Телеком, который не только решает задачи цифровой обработки сигналов, но и с успехом применяется для нейросетевых вычислений.

Сравнительный анализ основных достоинств и недостатков рассмотренных выше подходов к реализации ИНС представлен в таблице 8.3, из которой видно, что каждый подход имеет свои плюсы и минусы, а, следовательно, свои задачи и ниши для реализации. Так, для моделирования и отладки нейросетевых алгоритмов предпочтительней программная реализация, для автономных и мобильных систем хорошо зарекомендовали себя ПЦОС и ПЛИС, при высоких требованиях к производительности не обойтись без систолических процессоров или заказных СБИС. Достигнутые в рамках этих реализаций успехи оцениваются следующими цифрами:

• для коммерческих целей – число связей L_W ~ 510⁸;

число соединений ~ 210⁵ CPS;

• для специальных применений – число связей L_W ~ 210¹⁰;

число соединений ~ 210¹² CPS.

Таблица 8.3.

Архитектура	Достоинства	Недостатки
Процессоры общего назначения	Гибкость Наличие высокоуровневых библиотек и средств реализации Совместимость с другими процессорами Большие объемы памяти Высокая разрядность	Высокая стоимость систем Архитектурная избыточность Большое потребление и тепловыделение Необходимость множества периферийных систем Сложность построения многопроцессорных систем
Цифровые сигнальные процессоры	Гибкость Простота построения систем Наличие стандартных библиотек	Отсутствие совместимости с чипами других семейств Отсутствие готовых решений Сложность построения мультимикропроцессорных систем
Систолические процессоры	Высокая производительность для нейроалгоритмов Наличие стандартных решений Простота масштабирования системы	Отсутствие совместимости Увеличение задержки с ростом числа процессоров в системе Отсутствие гибкости
Нейрочипы на основе ПЛИС	Аппаратная реализация нейроалгоритмов Наличие высокоуровневых средств построения систем Совместимость на уровне языка описания схемы Простота реализации Возможность модификации архитектуры	Неполное использование ресурсов Ограниченность ресурсов Резкое падение производительности при увеличении использования ресурсов чипа
Нейрочипы на заказном кристалле	Наивысшая производительность Ориентация на конкретную систему Оптимальное соотношение ресурсов и производительности	Отсутствие совместимости Высокая стоимость Большое время реализации