Вопросы для самопроверки
К архитектуре какого типа (Гарвардской или фон Неймана) относится процессор, изображенный на рис.4?
Какие элементы входят в понятие архитектуры процессора?
В чем разница между регистрами адреса, данных и общего назначения?
Какую цель преследовали разработчики архитектуры некоторых процессоров, когда ввели механизм регистровых окон?
С какими особенностями процессоров связано понятие когерентности памяти?
Как соотносятся прерывания и исключения?
Зачем в системе прерываний появилась вторичная система приоритетов?
Для каких целей были придуманы механизмы виртуальной памяти и сегментации памяти?
В чем особенность коммуникационных процессоров?
Какова роль пузырей в конвейере?
Какой вариант перекрытия внутренних банков SDRAM более эффективный?
Какие усовершенствования преобразовали EEPROM память во флэш-память?
В чем отличия блокнотной и кэш памяти?
Чему равно значение параметра Е для кэш-памяти с прямым отображением?
На что направлено обеспечение когерентности кэш-памяти?
В чем суть различия асинхронных магистралей в манерах Intel и Motorola?
Какую роль в аналого-цифровом преобразователе играет схеме выборки/хранения.
Как в UART выполняется синхронизация на уровне бит?
Возможно ли взаимодействие через интерфейс SPI более двух устройств, если да то как?
Модуль 2
1.10. Язык проектирования аппаратуры vhdl
1.10.1. Реконфигурируемая логика
Уже отмечалось, что во многих случаях полностью заказные СБИС (ASIC) дороги, а решения, основанные на программной реализации медленные или энергоемкие. Реконфигурируемая логика обеспечивает решение задачи для случаев, если алгоритмы могут быть эффективно реализованы с помощью заказных СБИС. Такие решения дают почти такое же быстродействие, как и ASIC, но зато реализованные функции могут быть легко изменены конфигурационными данными. Поэтому реконфигурируемая логика находит применение в следующих областях.
Быстрое создание прототипа. Современные ASIC очень сложные, требуют больших усилий разработчиков и длительного времени проектирования. Поэтому часто желательно создать прототип, который мог бы быть использован для экспериментов с системой, работающей «почти» как окончательная система. При этом потребляемая мощность может быть больше, временные ограничения смягчены и только определяющие функции соответствуют техническим требованиям. Поэтому прототип может бать использован для проверки основополагающего поведения системы.
Малый объем приложений. Если ожидаемый объем рынка мал для оправдания реализации приложения в виде ASIC, а программная реализация была бы медленной или неэффективной, тогда выбор остается за реконфигурируемой логикой.
Системы реального времени. Временные характеристики проектов на реконфигурируемой логике обычно хорошо определенны. Поэтому решения получаются с предсказуемым временем выполнения.
Микропроцессорные системы. Для встроенных микропроцессорных систем могут потребоваться нестандартные устройства ввода-вывода, интерфейсы или реализация некоторых функций с большим быстродействием.
СБИС с названием Field Programmable Gate Array (FPGA, программируемая пользователем вентильная матрица) – наиболее общая форма реконфигурируемой логики. Название подчеркивает, что устройство программируется в пользователем в полевых условиях, т.е. после производства и без особых трудностей. Реконфигурируемая логика часто содержит RAM для хранения конфигурации. Однако RAM является энергозависимой памятью. Поэтому конфигурационные данные должны копироваться в RAM при включении питания из внешней энергонезависимой памяти, такой как ROM или Flash. На рис. 42 в качестве примера приведена схема планировки FPGA Virtex-II фирмы Xilinx [20].
В более поздней FPGA Virtex-5 [21] матрица содержит 240 × 108 конфигурируемых логических блоков (CLB - Configurable Logic Blocks), которые можно соединить, используя программируемую структуру соединений. Матрица также содержит 1200 пользовательских входов-выходов и 1056 блока DSP включающих умножитель 25 × 18 бит и 16416 Кбит RAM блок.
Рис. 42. Схема планировки FPGA Virtex-II
Каждый CLB состоит из двух секций (slice), как показано на рис. 43.
Рис. 43. Virtex-5 CLB
Секция состоит из четырех элементов памяти (рис. 44). Каждый элемент памяти может быть использован как таблица соответствия (LUT - Look-Up Table) для реализации одной 6-входовой логической функций (таких функций 2^64) или двух 5-входовых логических функций (таких функций 2^32), а также сконфигурированы как RAM или сдвиговые регистры (SRL). С помощью мультиплексоров несколько элементов памяти могут быть объединены. Каждая секция содержит еще 4 выходных регистра и специальную логику для реализации быстрых операций арифметического сложения.
Конфигурационные данные определяют установки для мультиплексоров, синхронизацию регистров и RAM, содержимое RAM и соединения между CLB. Обычно эти данные генерируются из проектов, написанных, например, на VHDL.
Рис. 44. Упрощенная схема секцииVirtex-5