- •Предисловие
- •I. Электронные ключи
- •Глава 1. Электронный ключ на биполярном транзисторе
- •1.1. Статические свойства ключа
- •1.1.1. Режим отсечки
- •1.1.2. Режим насыщения
- •1.2. Динамические свойства ключа
- •1.2.1. Время задержки
- •1.2.2. Время положительного фронта
- •1.2.3. Накопление носителей
- •1.2.4. Время рассасывания
- •1.2.5. Время среза
- •Глава 2. Повышение быстродействия ключей на биполярных транзисторах
- •2.1. Переключатели тока на биполярных транзисторах
- •Глава 3. Ключи на полевых транзисторах
- •Часть вторая исследование ключа на транзисторе
- •1. Цель работы
- •2. Описание лабораторной установки
- •3. Методические указания
- •4. Предварительное расчётное задание
- •5. Рабочее задание
- •5.1. Исследовать ключевую схему на биполярном транзисторе
- •II. Простейшие комбинационные
- •Интегральные микросхемы
- •Часть первая
- •Логические интегральные схемы
- •Глава 1. Основные параметры логических схем
- •1.1. Транзисторно-транзисторная логика
- •1.2. Эмиттерно-связанная логика
- •Часть вторая исследование интегральных логических элементов
- •1. Цель работы
- •2. Описание лабораторной установки
- •3. Методические указания
- •4. Предварительное расчётное задание
- •5. Рабочее задание
- •5.1. Исследование ключевых схем на интегральных логических элементах (илэ) (по выбору преподавателя).
- •6. Контрольные вопросы
- •Глава 1. Триггеры на интегральных микросхемах
- •1.1. Общие сведения и классификация
- •1.2. Триггеры rs-типа
- •1.3. Триггеры d-типа
- •1.4. Триггеры, управляемые перепадом синхроимпульса
- •1.5. Триггеры т-типа
- •Глава 2. Регистры
- •Глава 3. Счётчики импульсов
- •Часть вторая исследование схемы универсального регистра
- •1. Цель работы
- •2. Описание лабораторной установки
- •3. Предварительное расчётное задание
- •4. Рабочее задание
- •5. Контрольные вопросы
- •3. Предварительное расчётное задание
- •4. Рабочее задание
- •5. Контрольные вопросы
- •Регистра интегральные счётчики в программной среде ewb
- •IV. Генераторы прямоугольных импульсов
- •Глава 1. Общие сведения о работе генераторов
- •1.1. Мультивибратор на биполярных транзисторах
- •Мультивибратора
- •1.2. Интегральный аналог дискретного mb
- •Примером такой практической реализации являются выпускаемые интегральные мв на микросхемах 119гг1,2 серий 119 (1гф192а - 1гф192в, к1гф192) и 218 (2гф181, к2гф181).
- •1.3. Мультивибраторы на илэ
- •1.3.1. Мультивибраторы симметричного вида
- •1.3.2. Мультивибраторы несимметричного вида
- •1.4. Мультивибратор на операционном усилителе
- •1.5. Ждущие мультивибраторы
- •1.6. Таймеры
- •Часть вторая исследование схем мультивибраторов
- •1. Цель работы
- •2. Описание лабораторной установки
- •3. Предварительное расчётное задание
- •4. Рабочее задание
- •Мультивибраторы в программной среде ewb
- •Глава 1. Укоротители импульсов на илэ
- •Глава 2. Расширители импульсов на илэ
- •2. Описание лабораторной установки
- •3. Предварительное расчётное задание
- •4. Рабочее задание
- •5. Контрольные вопросы
- •VI. Генераторы линейно изменяющегося
- •Глава 1. Разновидности генераторов линейно изменяющегося сигнала
- •1.1. Глин с токостабилизирующим элементом
- •1.2. Глин с компенсирующей эдс
- •1.3. Глин на операционном усилителе
- •1.4. Автогенератор с компаратором
- •Часть вторая исследование параметров схем глиНов
- •1. Цель работы
- •2. Описание лабораторной установки
- •3. Предварительное расчётное задание
- •4. Рабочее задание
- •Часть третья генераторы линейно изменяющегося напряжения в программной среде ewb
- •Библиографический список
1.1. Транзисторно-транзисторная логика
Данная логика является наиболее распространённой логической схемой, для которой характерно наличие многоэмиттерного транзистора МЭТ. Наибольшее распространение получила схема со сложным инвертором (рис. 2.6).
В этой схеме, выполняющей логическую функцию 3И-НЕ, многоэмиттерный транзистор МЭТ выполняет функцию совпадений (коллекторный ток в МЭТ протекает только в том случае когда открыты все эмиттерные переходы), транзисторы VT1, VT2, VT3 образуют сложный инвертор, являющийся усилителем мощности. В схеме сложного инвертора транзисторы VT1, VT2 образуют транзистор с повышенным коэффициентом передачи β. Когда МЭТ открыт, то закрыт транзистор VT1, а вместе с ним и транзисторы VT2, VT3. Эмиттерный повторитель на транзисторе VT2 обеспечивает высокий потенциал U4 на выходе схемы. При закрытом МЭТ открыты все транзисторы сложного инвертора, обеспечивая на выходе схемы низкий потенциал U4. Диод VD1 обеспечивает подзапирание транзистора VT2, так как выполняется условие:
.
И спользование сложного инвертора позволяет увеличить помехоустойчивость элемента, повысить его нагрузочную способность, а также повысить быстродействие схемы при работе на емкостную нагрузку.
На рис. 2.7 показана передаточная характеристика ТТЛ-элемента со сложным инвертором. Её положение зависит от состояния элементов схемы. При малом входном сигнале открыт МЭТ, транзистор VT1 закрыт, соответственно, закрыт транзистор VT3, на выходе схемы имеет место высокий потенциал при ЕП = 5 В. Транзистор VT2 приоткрыт, напряжение на этом транзисторе, резисторе R2 и диоде VD1 составляет величину порядка 1,4 В. (участок I передаточной характеристики).
При увеличении входного напряжения (участок II) подзапирается транзистор VT3, увеличивается потенциал на его коллекторе, то есть изменяется напряжение на базе транзистора VT1. За счёт увеличения этого напряжения увеличивается ток базы транзистора VT1 и соответственно его коллекторный ток, что приводит к увеличению падения напряжения на резисторе R1. Это падение напряжения передаётся на выход схемы. Таким образом, на этом участке имеет место .
При достижении входным сигналом величины 1,4 В открывается транзистор VT3 (начало III-го участка). При этом режиме закрывается МЭТ, транзисторы VT1 и VT3 работают в активном режиме.
Полное запирание МЭТ и насыщение транзистора VT1 имеет место, когда входной сигнал достигнет уровня 1,5 В. В этом случае транзистор VT3 становится насыщенным, МЭТ работает в инверсном режиме (IV участок).
Обратное переключение на выходе (от уровня логического «0» до уровня логической «1»), осуществляется в обратной последовательности с соответствующим изменением режимов элементов схемы.
Коэффициент разветвления находится исходя из одного из следующих условий:
насыщения транзистора VT3 или VT1;
обеспечения допустимого уровня выходного сигнала или ;
помехоустойчивости в режиме логического «нуля» или логической «единицы»;
быстродействия схемы.
Н апример, определение коэффициента разветвления ТТЛ-элемента из условия насыщения транзистора VT3 производится следующим образом. Для эквивалентной схемы ТТЛ элемента (рис. 2.8) с оставляются уравнения, решение которых позволяет найти требуемое значение коэффициента разветвления.
На схеме рис. 2.8 слева расположен МЭТ1 основного ТТЛ-элемента, справа – МЭТ2 нагрузочного ТТЛ-элемента.
Условие насыщения транзистора VT3 имеет вид:
.
Ток в цепи нагрузки ТТЛ-элемента проходит через МЭТ2 и равен:
.
Соответственно: ,
где - - коэффициент объединения входов МЭТ2 .
Ток базы МЭТ2 можно выразить как:
.
Ток базы насыщенного транзистора VT3 состоит из алгебраической суммы трёх токов:
.
Каждый из этих токов можно выразить следующим образом:
,
,
.
Подставляя в формулу условия насыщения транзистора VT3 зависимости для всех коэффициентов можно получить результирующее выражение для коэффициента разветвления схемы.
Пренебрегая остаточными напряжениями насыщенных транзисторов и с учётом упрощений это выражение имеет вид:
.
В реальном случае коэффициент разветвления ТТЛ-эле-мента, полученный из условия насыщения транзистора VT3, имеет величину .
Коэффициент разветвления ТТЛ-элемента, полученный из различных условий имеют примерные значения:
из условия обеспечения уровня логического нуля – 23;
из условия обеспечения помехоустойчивости в режиме логического нуля – 18;
из условия быстродействия – 10;
Обычно эта величина принимается равной .
Помимо схемы с классическим сложным инвертором существуют и другие разновидности схем ТТЛ-элементов, нашедших широкое применение (рис. 2.9). На этом рисунке пороговое напряжение находится как:
.
и составляет величину порядка 2,1 В.
В серию интегральных микросхем помимо основных элементов входят и вспомогательные, позволяющие увеличить функциональные возможности элементов. На рис. 2.10 показана схема расширителя по ИЛИ, а на рис. 2.11 показан пример рас расширения функциональных возможностей схемы ТТЛ-элемента, выполняющего функцию 3И-2ИЛИ-НЕ (рис. 2.11а)) и
его функциональное обозначение (рис. 2.11б)). Следует отметить, что подключение к основному элементу расширителя приводит к увеличению потребляемой мощности, а также снижается нагрузочная способность и быстродействие ТТЛ-элемента.
Другой разновидностью ТТЛ-элемента является схема с открытым коллектором (рис. 2.12), часто используемая в цепях индикации состояния схемы.
К выходу схемы U4 (рис.2.12) может быть подключен световой индикатор со своим источником питания. Это имеет место в том случае, когда питание светового индикатора не равно напряжению питания интегральной микросхемы.
Н о наибольшее распространение получила схема с тремя состояниями, позволяющая отключать источник питания во время «молчания» (рис. 2.13).
При наличии сигнала на запрещающем входе UZ закрыты транзисторы VT2 и VT3, и на выходе U4 имеет место нулевой потенциал. Таким образом, на выходе интегрального логического
э лемента может иметь место высокий потенциал – логическая «1», низкий потенциал – логический «0» и нулевой потенциал с высоким импедансом (комплексным сопротивлением).
Достоинствами ТТЛ-элементов являются:
высокий уровень технологии с большим процентом выхода годных схем;
стабильность электрических параметров;
высокая помехоустойчивость, особенно в режиме логического нуля;
наиболее полно представлено разнообразие элементной базы выпускаемых схем.
К недостаткам ТТЛ-элементов относятся:
ограниченное быстродействие (повышение быстродействия производится при использовании транзисторов Шоттки),
трудности согласования с другими элементами, выполненными не по ТТЛ-технологии,
броски токов в выходной цепи при переключении.