Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
матрас по схемотехнике.doc
Скачиваний:
7
Добавлен:
24.09.2019
Размер:
6.41 Mб
Скачать

1. Цифровой сигнал — сигнал, кот-ый может иметь только два состояния — «высокое» и «низкое», представляет собой послед-ть 0 и 1. Цифровой сигнал сложнее передавать на большие расст-я, чем аналоговый сигнал, поэтому его предварительно модулируют на стороне передатчика, и демодулируют на стороне приёмника. Использование в цифровых системах алгоритмов проверки и восстановления цифровой информации позволяет существенно увеличить надёжность передачи информации. К основным статическим характеристикам элементов ЭВМ относятся входная, выходная и амплитудная передаточная (АПХ) характеристики. В статических характеристиках отсутствует время t в качестве аргумента функции.

К статич-м параметрам относятся вх. и выхю напр-я логических 0 и 1, вх. и вых. токи логических 0 и 1. Один уровень напр-я, например высокий, в двоичных элементах принимается за единичный, а другой, напр. низкий – за нулевой.

Так же, к статич. параметрам относятся логич-й перепад и средняя (статическая) потребляемая мощность. ЛЭ должны обладать помехоустойчивостью, т. е. нечувствительностью к действию помех определенной величины. Это max уровень помехи, которая не будет приводить к ошибочной работе схемы. Статич-ю помехоустойчивость определяют по АПХ.

Тип

Быстрод-е

Рассеиваемая мощность

Разветвл-е

Помехоуст-ть

ТТЛ

3

4

4

4

КМОП

6

1

1

1

От1 до 7. 1-самый лучший

2. Транзисторно-транзисторная логика (ТТЛ) — способ преобразования дискретной информации (напр., выполнения логических операций) с помощью электронных устройств, построенных на основе биполярных транзисторов и резисторов. Название транзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличии от резисторно-транзисторной и диодно-транзисторной логики). ТТЛ получила широкое распространение и применяется в компьютерах, АСУТП, электронных музыкальных инструментах, а также в контрольно-измерительной аппаратуре. Благодаря широкому распространению ТТЛ входные и выходные цепи электронного оборудования часто выполняются совместимыми по электрическим характеристикам с ТТЛ.

ТТЛ-логика (как и ТТЛШ) является прямым наследником ДТЛ и использует тот же принцип действия. Причина появления ТТЛ - это появление интегральных микросхем (вместо гибридных). ТТЛ-транзистор (в отличии от обычного) имеет множество эмиттеров. Эти эмиттеры выполняют роль входных диодов (если сравнивать с ДТЛ), на базу подаётся опорное напр-е единицы кот-е сравн-ся диодами с входным, коллектор транзистора - корпус (реже - питание). К достоинствам ТТЛ-логики можно отнести: высокое быстродействие (10 нс), надежность, радиационную стойкость.

Недостатками являются: наличие рез-ров, большая площадь на кристалле, большая потребляемая мощность, наличие паразитных транз-ов. ТТЛШ-логика отличается от ТТЛ наличием диодов Шоттки в цепях база коллектор, что исключает насыщение транзистора, а также наличием демпфирующих диодов Шоттки на входах (редко на выходах) для подавления импульсных помех, образующихся из-за не синусоидальной формы сигнала в логических цепях. Основные параметры и характеристики те же что и в ТТЛ, но быстродействие у ТТЛШ в 3-4 раза лучше.

Схема на диодах. Схема ТТЛ-элемента с простым инвертором, выполняющая логическую операцию И-НЕ.

если на один из входов или на оба входа подать низкий уровень напр-я, то ток базы тр-ра VT2 будет равен 0, и на коллекторе тр-ра VT2 будет высокий уровень напр-я. Если на оба входа подать высокий уровень напр-я, то через базу VT2 тр-ра будет протекать большой базовый ток и на коллекторе тр-ра VT2 будет низкий уровень напр-я, т. е. данный элемент реализует функцию И-НЕ.

Базовый элемент ТТЛ со сложным инвертором, выполняющий логическую операцию И-НЕ.

Если на один или оба входа одновр-но подан низкий уровень напр-я, то многоэмиттерный тр-р находится в состоянии насыщения и тр-р VT2 закрыт, а, следовательно, закрыт и тр-р VT4, т. е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор VT2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора VT4 и запиранию тр-ра VT3, т. е. реализуется ф-ия И-НЕ.

3. КМОП – комплементарная МОП, предполагает одновременное использование МОП транзисторов и с p- и с n-проводимостью. Второй закрытый транзистор – резистор с большим R и не влияет на уровень выходных сигналов. В статике мощность потребления = 0, а в динамике = 2U2питснf (зависимость от f). Работа схемы не зависит от уровня Uпит(3-15В). Достоинства: высокая помехоустойчивость, допустимый уровень помех около 40-45% от Uпит. Недостатки: низкое быстродействие (около 50 нс). Большие возможности. Коэффициент нагрузочной способности N=15-20.

В основе МОП-логики, лежат ключевые схемы на МОП-транзисторах. В них за уровень логического 0 принимается напряжение на открытом транзисторе, которое у полевых транзисторов столь же мало, как у насыщенного биполяр. тр-ра, т.е. 0,05 – 0,15 В. За уровень логич. 1 принимают U, которое близко к U питания схемы. Так логический перепад напряжения близок к U питания. Ещё одно преимущ-во – ее входные (затворные) цепи практически не потребляют тока. Большая разница между уровнями 0 и 1 значительно повышает помехоустойчивость схемы по сравнению с логикой ТТЛ.

Реализация функции НЕ

В качестве нагрузочного транзи­стора Т2 используется р - канальный транзистор, а в качестве управ­ляющего Т1, с каналом n -типа. КМОП инвертор работает на полож. логике. Т2 всегда закрыт по току. Мощность КМОП - инвертора меньше нем МОП - инвертора, т.е. от источника напряжения почта не происходит потр. энергии.

Реализация функции ИЛИ - НЕ

Комплементарные пары: Т1 - Т3 , Т2 - Т4. Функ-ю ИЛИ реализует параллельное соединение n-канапьных тр-ров. Если хотя бы один из тр-ров в последовательной цепочке Тз-Т4 закрыт, то на выходе 0.

Реализация функции И - НЕ

Комплементарные пары: Т1 - Т3 , Т2 - Т4. Функцию И реализует последовательное соединение n-канальных транзисторов. Если хотя бы один из транзисторов в параллельном соединении Тз-Т4 открыт, то на выходе 1

4. Шифратор выполняет функцию, обратную дешифратору. Классический шифратор имеет m входов и n выходов, и при подаче сигнала на один из входов (на один, и не более) на выходе появляется двоичный код номера возбужденного входа. Число входов и выходов такого шифратора связано соотношением m=2n. Шифратор можно использовать, например, для отображения в виде двоичного кода номера нажатой кнопки или положения многозначного переключателя.

На выходе шифратора устан-ся двоичный код, соответств-ий десятичному номеру возбужденного информационного входа. В условном обозначении шифраторов используются буквы СD (от англ. Сoder).

Шифратор может быть использован как для представления (кодирования) десятичного числа двоичным кодом, так и для выдачи определенного кода (его значение заранее выбирается) при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.

Cхема шифратора, использующая элементы ИЛИ.

а) б)

Рис. Шифратор на элементах ИЛИ (а) и его условное обозначение (б)

Номер

входа

Двоичный код

Y3

Y2

Y1

0

0

0

0

1

0

0

1

2

0

1

0

3

0

1

1

4

1

0

0

5

1

0

1

6

1

1

0

7

1

1

1


Y1 = X1 + X3 + X5 + X7,

Y2 = X2 + X3 + X6 + X7,

Y3 = X4 + X5 + X6 + X7

5. Дешифраторы.

Дешифратор – Узел ЭВМ осуществляющий микрооперацию преобразования входного n-разрядного числа в выходной сигнал на одной из m выходных линий, где m=2^n Деш-р. – узел комбинационного типа. Если Деш-р все комбинации полностью, то он называется полным.

Три вида дешифраторов: Линейные, Пирамидальные, Многоступенчатые

Параметры дешифраторов:

- Время дешифрации

- Кол-во используемых логич. элм-ов

tдеш = t&(n вх)

V = 2^n - для n-входовых эл-ов

V*= 2^n (n-1) – для 2-х входовых эл-ов

tдеш = t&(n-1)

V* = 2(2n-2)

Удобно строится на 2-х входовых элементах.

Основные достоинства: использование только двухвходных элементов.

Недостаток: низкое быстродействие.

Y0 = ; Y1 = ; Y2 = ; Y3 = .

а) б)

Рис. Условное графическое обозначение дешифратора (а) и схема его реализации (б)

6. Мультиплексор – Уст-во комумтирующее в желаемом порядке информацию, поступающую с нескольких входных шин на одну выходную. Мультиплексоры обладают двумя группами входов и одним реже двумя – взаимодополняющими выходами. Одни входы информационные, другие управляющие. К ним относятся адресные и разрешающие входы.

У мультиплексоров, выпускаемых в виде самостоятельных изделий, число информационных входов не превышает 16. Большее число входов обеспечивается путем наращивания. Два сопособа наращивания: объединение нескольких мультиплексоров в пирамидальную систему, либо последовательным соединением разрешающих входов и внешних логических элементов. Пирамидальный характер состоит в том, что каждая ступень, начиная с первой, имеет больше входов, чем последующая. Младшие разряды кода адреса подаются на адресные входы первой ступени, а ступеням более высокого ранга соответствуют старшие разряды адресного кода. Недостатки: Много микросхем, невысокое быстродействие.

Мультиплексоры могут использоваться в делителях частоты, триггерных устройствах.

Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства.

Рассмотрим функционирование четырехвходового мультиплексора (4→1), который условно изображен в виде коммутатора рис.,а, а состояние его входов D1, D2, D3, D4 и выхода Y приведено на рис. б. Исходя из таблицы, можно записать следующее уравнение:

Y = D0( ) + D1(A0 ) + D2( A1) + D3(A0A1)

а) б)

Рис. Упрощенное представление мультиплексора в виде коммутатора (а) и таблица состояний мультиплексора (б)

Четырехвходовый мультиплексор: условное графическое обозначение (а) и его реализация на логических элементах (б)

7. Демультиплексор – устр-во в котором сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам. Выбор выходной линии осуществляется при помощи сигналов, поступающих на адресные входы. Бывают полными и неполными.

а) б)

Рис.. Таблица состояний демультиплексора (а) и его реализация на логических элементах (б)

Демультиплексоры в виде самостоятельных ИС не изготавливаются, т.к. их функции могут выполняться дешифратором, имеющим хотя бы один вход разрешения, который используется как информационный вход.

Если информационные входы и выходы обоих коммутаторов представляют линии, то такие коммутаторы называют линейными. Если же входы и выходы – шины, то получим шинные мультиплексоры и демультиплексоры.