Упт с двумя источниками питания

U, E_к, φ

Рассмотрим схему такого однокаскадного усилителя (рисунок 2.33), в нем применены 2 источника питания + Е₁ и – Е₂, которые создают «+» и «−» напряжение относительно общей точки, имеющей нулевой потенциал («земля»). Входной сигнал подается непосредственно на базу транзистора.

φ_к

φ_б = U_вых

U_вых

-E

E_к

-15

0

10

20

-E₂

ср. т.

I

U_вых

R₂

R₄

R₃

VT

+E₁

φ_к

R₁

Рисунок - 2.33 – УПТ с двумя источниками питания и его потенциальная диаграмма

При U_вх = 0, потенциал базы φ_б = 0. Потенциалы других точек схемы (относительно общей точки) зависят от напряжений источников питания. К делителю R₃ / R₄, в отсутствии входного сигнала, приложено напряжение φR₃ + φR₄ = φ_к - (- E₂) = φ_к + E₂, при этом потенциал средней точки делителя должен быть равен нулю, т. е. напряжение на выходе равно 0, при этом падение напряжение на плечах делителя соответственно равны UR₃ = φ_к, UR₄ = E₂. Чтобы ток делителя не нарушал режима работы транзистора, его обычно выбирают значительно меньше I_к:

I = (0,02 − 0,1) I_к.

Сопротивление резисторов делителя могут быть определены из соотношений:

R₃ = UR₃ / I

R₄ = UR₄ / I

При подаче входного напряжения (положительной полярности) возрастает ток базы транзистора I_б, что приводит к увеличению коллекторного тока I_к. При этом увеличивается падение напряжения на R₁ и снижается потенциал верхнего вывода делителя R₃ / R₄, снижается потенциал средней точки делителя и на выходе появляется напряжение отрицательной полярности. Таким образом, делитель R₃ / R₄ компенсирует const составляющую напряжения и передает с некоторым уменьшением усиленное напряжение с коллектора транзистора на выход усилителя.

Коэффициент усиления такого усилительного каскада при R₃ >> R₁ и R₄ >> R₁, когда шунтирующие действия делителя можно не учитывать, определяется выражением:

K = K₀ · (R₄ / (R₃ + R₄)),

где K₀ – коэффициент усилителя с коллекторной нагрузкой без делителя;

R₄ / (R₃ + R₄) – множитель, учитывающий снижение коэффициента усиления за счет включения делителя.

Дрейф в упт

УПТ имеют один недостаток, затрудняющий усиление очень малых постоянных напряжений и токов. В УПТ существует так называемый дрейф нуля, который определяет нижний предел усиливаемых напряжений. Дрейф нуля заключается в следующем. С течением времени изменяются токи транзисторов и напряжения на их электродах. При этом нарушается компенсация постоянной составляющей напряжения и на выходе усилителя появляется напряжение в отсутствие входного сигнала. Т. к. УПТ должен усиливать напряжения вплоть до самых низких частот, всякое изменение постоянных составляющих напряжения U_к0,U_б0 из-за:

• нестабильности источников питания;

• старения транзисторов;

• изменения температуры окружающей среды и т. д.;

• принципиально не отличается от полезного сигнала.

Если вход УПТ замкнуть накоротко, а на входе подключить милливольтметр, то с течение времени даже при отсутствии входного напряжения из-за нестабильности величины U_к0 и U_б0 и неточной их компенсации появляется выходное напряжение.

Примерная временная зависимость U_вых показана на графике (рисунок 2.34). Это напряжение, деленное на коэффициент усиления усилителя, называют дрейфом нуля, приведенным к входу усилителя:

U_вых

U_др = U_вых / K_u (при U_вх = 0).

mV

t

УПТ

U_вх

U_вых

Рисунок 2.34 – Дрейф нуля в УПТ

УПТ может правильно воспроизводить на выходе только те сигналы, которые значительно превышают напряжение дрейфа, т. е. U_вх >> U_др. Поэтому при проектировании чувствительного усилителя приходится принимать специальные меры к снижению дрейфа нуля.

Как видно из временной зависимости, U_вых состоит как бы из 2-х составляющих:

• монотонно изменяющегося напряжения (штриховая линия);

• переменной составляющей.

Для борьбы с дрейфом нуля принимают целый ряд мер:

• стабилизацию напряжения источников питания;

• стабилизацию температурного режима и тренировку транзисторов;

• использование дифференциальных (или балансных) схем УПТ;

• преобразование усиливаемого напряжения.

Для борьбы с дрейфом в УПТ применяют специальные схемы усилителей, которые называются дифференциальными или балансными. Такие схемы построены по принципу четырехплечевого моста (рисунок 2.35).

+E_к

R_н

R₂

R₃

R₁

R₄

Рисунок 2.35 – Схема четырехплечевого моста

Если мост сбалансирован, т. е. R₁ / R₂ = R₄ / R₃, то при изменении напряжения источника питания + Е_к баланс не нарушается и в нагрузочном резисторе R_н ток равен нулю. С другой стороны, при пропорциональном изменении сопротивлений резисторов R₁, R₂ или R₃, R₄ баланс моста тоже не нарушается. Если заменить резисторы R₂, R₃ транзисторами, то получим дифференциальную схему, часто применяемую в УПТ (рисунок 2.36).

-E_к2

+E_к1

U_вх2

U_вх1

VT₂

VT₁

R_н

U_н

R₅

R₂

R₃

R_п

Рисунок 2.36 – Дифференциальная схема в УПТ

Назначение элементов схемы:

• R₁ стабилизирует ток транзисторов, включен в эмиттерную цепь обоих транзисторов; чтобы можно было использовать резистор с большим сопротивлением R₁, увеличивают напряжение источника питания Е_к до значения Е_к2 = Е_к1, а в интегральных микросхемах вместо R₁ применяют стабилизатор постоянного тока, который выполняют на 2-х транзисторах.

• переменный резистор R_п служит для установки нуля. Это необходимо в связи с тем, что не удается подобрать два абсолютно идентичных транзистора и резисторы с равными сопротивлениями R₂, R₃. При изменении положения движка потенциометра R_п изменяются сопротивления резисторов, включенных в коллекторные цепи транзисторов и, следовательно, потенциалы на коллекторах. Перемещением движка потенциометра R_п добиваются нулевого тока в нагрузочном резисторе R_н при отсутствии входного сигнала.

При изменении э.д.с. источника коллекторного питания Е₁ или смещения Е₂ изменяются токи обоих транзисторов и потенциалы их коллекторов. Если транзисторы идентичны и сопротивления R₂, R₃ в точности равны, то тока в резисторе R_н за счет изменения э.д.с. Е₁, Е₂ не будет. Если транзисторы не совсем идентичны, то появляется ток в нагрузочном резисторе, однако он будет значительно меньше, чем в обычном, небалансном УПТ.

При подаче входного сигнала на базу транзистора VТ₁, увеличивается ток базы транзистора VТ₁ и уменьшится ток базы транзистора VТ₂. При этом токи I_э1, I_к1 увеличиваются, а токи I_э2, I_к2 уменьшаются. Изменение токов происходит на одну и ту же величину. Напряжение U_к1 = E_к1 − I_к1 R_к1 100 уменьшается, что вызывает приращение напряжения – ∆U_к1, противоположное по знаку (т. е. проинвертированное) U_вх. Напряжение U_к2 = E_к1 − I_к2 R_к2 возрастает, что создает приращение напряжения того же знака + ∆U_k2 (т. е. непроинвертированное), что и напряжение входного сигнала. Т. е. в данном случае выход каскада со стороны коллектора транзистораVТ₁ является инвертирующим, а со стороны коллектора транзистора VT₂-неинвертирующим. Если подает сигнал на вход VТ₂, то тогда коллектор транзистора VТ₂ будет инвертирующим выходом, а коллектор VТ₁-неинвертирующим.

Если напряжение подается на оба входа сразу, то инвертирующий и неинвертирующий выходы (или входы) определяются на сравнении по формуле U_вых = K (U_вх1 − U_вх2).