21. Интерфейс Fibre Channel.

Разновидность SCSI-3. М/у ИПУ и локальной сетью. Использут кабеля:

-электрический (коксиал, 30метров), - оптоволокно(10км) в обоих случаял скорость 100МБ/с, частота 1 ГГц. Возможность подключения к шине до 126 уст-в. При двух точечном соединении возможно использовать полудуплексный режим обмена, что дает увеличение скорости в два раза. Используется для подключения внешних накопителей.

22. Системные интерфейсы. Шина isa, ее архитектура, основный сигналы шины.

I SA Bus – шина расширения, кот. применялась с первых моделей ПК и стала промышленным стандартом. ISA-8/16

ISA-8

D₁₈ D₁ B₃₁ B₁

C₁₈ C₁ A₃₁ A₁

ISA-16

ISA-8 последовательная, сигналы: SD[0:7]- ШД, SA[0:19] – ША, IOW-сигнал записи в порт, IOR- сигнал чтения с порта, SMEMW- запись в системную память, SMEMR- чтение из сис. памяти, AEN – разрешение адресации портов, IRQ2/9 [2:9] сигналы запроса-прерывания, DRQ[1:3]- запрос 8 битных каналов DMA, DACK[1:3]- подтверждение запроса DMA, TC – признак завершение счетчика циклов DMA, IOCHRDY- готовность устройства, REFRESH- цикл регенерации памяти, BALE – разрешение защелки адреса, RESET- сигнал аппаратного сброса, TOCHK- контроль канала, BCLK- синхронизация шины с частотой 8МГц, OSC – несинхр. с шиной 14,4МГц если ISA-16 добавляются сигналы: SD[8:15], SBHE- признак наличия данных на шине SD[8:15], LA[23:17]- нефиксированный сигнал адреса, IRQ[10:12] и IRQ[14:15]- запрос на прерывание, DRQ[5:7]- запрос 16 битных каналов DMA, DACK[5:7]- подтверждение запроса 16-бит. канала DMA, MEMCS16- адресуемое устройство подтверждает 16-бит. обращение к памяти, IOCS16- адресуемое устройство подтверждает 16-бит. обращение к портам, MEMW –запись в память в любую область до 16 Мб, MEMR- чтение любой области памяти до 16 Мб.

23. Шина isa, основные типы циклов шины. Протокол чтение-запись.

Для передачи от источника(И) к задачнику(З) предназначены циклы чтения ячейки памяти или порта в/в. Для передачи З-И – циклы записи ячейки памяти или порта в/в.

RD/WR

В начале каждого цикла контролер шины устанавливает адрес обращения на линиях SA[19:0] и SBHE. Этот адрес сохраняется на время всего текущего цикла. На LA[23:17] адрес действителен только в начале цикла и для этого требуется его защелкивание. При обращении к портам в/в сигнал LA[23:17] не используется. Момент помещения данных на SD[15:0] определяется сигналами чт-зп. В чт. адресованный исполнитель должен выдать данные на шину по началу соответствующего сигнала чтения и удерживать до конца действия сигнала. В зп. выставляются несколько позже сигнала записи. Длительность цикла определяется чипсетом и может программироваться в BIOS задание числа тактов ожидания. Циклы обращения к памяти меньше чем циклы обращения к портам в/в.

24. Шина pci, ее архитектура, назначение основных сигналов. Адресация устройств.

PCI соединяется с системной шиной процессора высокопроиз. северным мостом. Остальные шины расширения и в/в через южный мост. PCI синхронная. Фиксация сигналов по положительному фронту CLK Устр-ва PCI могут вырабатывать маскируемое и немаскируемое прерывание. Для PCI принято иерархия «адресация – шина – уст-во - функция». Устр-во PCI назыв. микросхема или карт, подключаемая к одной из шин PCI. Уст-во м.б. многофункциональные. Ф-ий м.б. от 1 до 8. Простые уст-ва PCI могут отзываться на любой номер ф-ии. Сигналы: AD[0:31] в начале транзакции по шине передается адрес потом данные, DEVSEL- Device Select УВывода, IRDY –готовность ведущего устр-ва к обмену данными, TRDY- готовность целевого утр-ва к обмену данными, REQ- запрос от ведущего уст-ва на захват шины, GNT- предоставление ведущему уст-ву управление шиной, PAR – сигнал об ошибки паритета, CLK- тактовая частота шины, CLKRUN- шина работает на номинальной частоте, INT(A,B,C,D)- линия запрос на прерывание, IDSEL- выбор уст-ва, SERR- системная ошибка.