- •Практическая работа № 6
- •1. Просмотр и настройка основных свойств компилятора.
- •2. Выбор семейства и типа микросхемы.
- •3. Выбор режима компиляции.
- •4. Определение параметров логического синтеза и компоновки проекта.
- •5. Определение параметров верификации.
- •1. Запуск компилятора
- •2. Локализация источников сообщений.
- •3. Просмотр отчета о компиляции.
- •1. Открытие текущей топологии проекта, созданной последней компиляцией
- •2. Отображение информации о разводке связей проекта.
- •3. Информация, отображаемая в окне Equations
- •4. Отображение блоков MegaLab
4. Отображение блоков MegaLab
Блоки MegaLABs реализованы в микросхемах семейства APEX 20К Каждый блок MegaLAB представляет собой структуру, объединяющую 16 логических блоков LAB (Logic Array Block), один блок встроенной памяти ESB (Embedded System Block) и систему внутренних соединений блока MegaLAB (MegaLAB Interconnect).
Для просмотра блоков MegaLABs в окне редактора физического размещения (Floorplan Editor) выполните следующие действия:
1. В меню View выберите MegaLAB Interior (режим отображения блоков MegaLAB). Блоки MegaLAB в редакторе топологии отображаются в виде прямоугольников. Неиспользованные ресурсы блоков MegaLAB по умолчанию показываются белым цветом. Используемые ресурсы — цветами, обозначающими использованные для разводки внутренние соединения
2. Чтобы развернуть структуру MegaLAB_Al, щелкните по символу "+" рядом с прямоугольником блока, расположенного в строке 1 столбца А. Блок MegaLAB раскроется, и станут видны его LAB (логические блоки).
3. В меню View выключите режим Full View (полный вид).
4. В меню View выберите Interior Cells (внутренние ячейки).
5. Закройте топологию созданную последней компиляцией (Last Compilation Floorplan), выбрав в меню File команду Close.