1. Триггеры

1.1. Бистабильные ячейки

Триггер (от английского trigger) — спусковое устройство с набором устойчивых состояний, в которых оно может находиться сколь угодно долго.

Если таких устойчивых состояний два, то такой триггер называется бистабильным.

Воздействие внешнего сигнала переводит триггер в противоположное состояние. Каждому состоянию триггера соответствуют определенные сигналы на выходах, отличающиеся высоким или низким уровнями.

Если у триггера более двух устойчивых состояний, то говорят о мультистабильных триггерах.

В основе электронного триггера лежит схема бистабильной ячейки (рис. 9.1).

Эти схемы имеют симметричную конфигурацию и перекрестные обратные связи. Устойчивость состояний бистабильной ячейки обеспечивается тем, что один из ключей постоянно заперт, а второй открыт и насыщен.

Инерционность триггера определяется в основном временем накопления и рассасывания зарядов в транзисторных структурах.

1.2. Триггер Шмитта

Триггер может быть реализован не только на транзисторных ключах, но и на переключателях тока. На рис. 9.2 представлена схема триггера Шмитта, реализованного на переключателях тока на основе транзисторов Т\ и Т2. Обратная связь реализуется с помощью делителя напряжения на резисторах Л, и R2.

Если в исходном состоянии транзистор Т} заперт, а транзистор Т2 открыт.

Напряжение U,J\ при котором происходит скачкообразное переключение тока /0 из транзистора Т2 в транзистор Ти называют напряжением срабатывания триггера.

Напряжение Um ~ 1,3 В называется напряжением отпускания триггера.

Для триггера Шмитта напряжение отпускания меньше напряжения срабатывания. В общем случае речь идет о порогах срабатывания триггера. На рис. 9.2, б показана передаточная характеристика триггера Шмитта, являющегося пороговым устройством. Характерной особенностью триггера Шмитта является гистерезисный характер его передаточной характеристики.

Если амплитуда входных сигналов больше порога срабатывания, то триггер Шмитта играет роль формирователя импульсов прямоугольной формы с короткими фронтами.

1.3. RS-тригтер

RS-триггер имеет два входа 5 (set — установка) и R (reset — сброс) и относится к асинхронному типу.

Из анализа схем триггеров следует, что любой триггер является совокупностью нескольких определенным образом соединенных интегральных логических элементов (ИЛЭ). Для выполнения заданных функций триггер собирается из разного количества ИЛЭ, соединенных по законам булевой алгебры.

Для удобства изложения будем пользоваться установленными условными обозначениями ИЛЭ. Рассматривать принципиальные электрические схемы триггеров различного назначения достаточно сложно.

По способу записи информации различают асинхронные и синхронные (тактируемые) триггеры.

Состояние асинхронных триггеров меняется при поступлении сигналов на входы.

Состояние синхронных триггеров изменяется, прежде всего, вследствие появления тактирующих импульсов на специальных входах триггера.

На рис. 9.3, а приведена структурная схема RS-триггера.

RS-триггер формируется на основе ИЛЭ типа И — НЕ, охваченных обратной связью, и инверторах.

При поступлении импульса на вход 5 (5=1, R = 0) на выходах ИЛЭ получим 5=0, R = 1. В целом триггер будет соответствовать состоянию Q = 1 и Q = 1, которое соответствует окончанию импульса на входе 5. Выход О называют главным, и он определяет состояние триггера в целом.

Если на вход R подать импульс (R= 1, 5=0), то триггер установится в состояние Q-0 »Q = \.

По окончании действия импульсов RS-триггер случайным образом установится либо в состояние Q = О или Q = 1. Такая комбинация R = S = 1 приводит к неопределенному состоянию RS-триггера и поэтому одновременная подача импульсов на оба входа не допускается.

Максимальная частота переключения триггера определяется минимально доступным временным интервалом между двумя сигналами, которые поступают на входы триггера.

1.4. RST-триггер

Триггеры, у которых состояние меняется только путем поступления тактовых импульсов, называют синхронными триггерами.

К ним относятся RST-триггер, имеющий времязадающий вход С (clock). В промежутках между тактовыми импульсами изменения сигналов на входах не вызывают переключения триггера. На рис. 9.4 приведена схема RST-триггера, состоящего из двухвходовых ИЛЭ типа И — НЕ.

При отсутствии тактового импульса С = 0 и на входах S и R не меняется. Поэтому состояния на выходах Q и Q остаются постоянными.

Если на вход С подать импульс (С- 1), то элементы / и 2 работают как инверторы. Поведение RST-триггера будет идентично поведению RS-триггера.

Для RST-триггера недопустима комбинация сигналов S- R= I.

1.5. D-триггер

D-триггер (от delay — задержка) имеет тактовый вход С и информационный вход D.

На рис. 9.5 представлена структура D-триггера. Тактовый вход соединен одним из входов ИЛЭ /, а элементы 1 и 2 охвачены обратной связью.

Если тактовый импульс отсутствует (С = 0), то сигналы Ли S не зависят от входного сигнала D и триггер сохраняет то состояние, в котором он переключится при поступлении предыдущего тактового импульса. Пусть к моменту поступления тактового импульса (С= 1) на информационном входе D = 1, тогда S= О, а Л = 1. Состояние триггера будет характеризоваться Q = \. Если при поступлении тактового импульса (С = 1) на входе

D = 0, то 5 = 1, a R = 0 . Триггер установится в состояние (2 = 0. Другими словами, при действии тактового импульса в D-триггер записывается информация, которая ранее была на входе D.

Устойчивая работа D-триггера обеспечивается постоянством сигнала D на время действия тактового импульса.

1.6. Т-триггер

Счетный Т-триггер предназначен для изменения своего состояния на противоположное каждый раз, когда на единственный вход поступает управляющий импульс (С = 1). Другими словами, он способен считать импульсы на входе.

В основе конструкции Т-триггера лежат два RST-триггера, соединенные с инвертором (рис. 9.6). Триггер Тх называют ведущим, а Т2 — ведомым.

1.7. JK-триггер

JK-триггеры (jump — переброс, keep — держать) являются универсальными и относятся к категории синхронных. Другими словами, выходные уровни устанавливаются только при поступлении тактовых импульсов.

В основе Ж-триггера лежит структура Т-триггера, входы которого связаны с выходами перекрестными обратными связями. JK-триггер имеет два информационных входа: J и К, а также тактовый вход С (рис. 9.7).

При наборе J = 1, К = I схемы И повторяют сигналы на входах Т2, что характерно для Т-триггера (интервал U - /3). При остальных наборах величин J и К схема работает как RST-триггер (интервал t\ - /?), где уровень J устанавливает значение Q = 1, а уровень К — значение Q = 0.