Глава 3. Разработка структуры разрядно-ларалжльного процессора цифровой обработки сигналов.

Рассматриваются вопросы структурной организации разрядно-параллельного процессора цифровой обработки сигналов. Разрабатываются основные структуры вычислительного ядра про­цессора ЦОС: разрядно-параллельное суммирующее устройство, специализированный умножитель, работающий на основании ме­тода разрядно-параллельных вычислений; разрядно-параллельные устройства вычисления одномерной и двумерной свертки; разрядно-параллельное устройство выполнения прямого и обрат­ного преобразований Уолша.

Разработано устройство управления разрядно-параллельного процессора ЦОС, обеспечивающее в зависимости от кода операции подключение любого устройства вычислительного яд­ра и осуществляющее синхронизацию всех узлов, работающих в процессоре.

Рассматриваются вопросы организации памяти разрядно-параллельного процессора, разрабатывается структура памяти процессора ЦОС.

Рассматриваются основные особенности организации интер­фейса разрядно-параллельного процессора, обеспечивающего взаимодействие устройств вычислительного ядра с буферными ОЗУ, основными регистрами, выполняющего функции внутреннего интерфейса. В качестве внешнего интерфейса выбирается наи­более приемлемый вариант магистрального параллельного интер­фейса.

Разрабатывается структурная схема разрядно-параллельно­го процессора ЦОС.

Приводятся оценки аппаратурных и временных затрат раз­рабатываемых структур.

3.1 Разработка основных структур вычислительного ядра разрядно-параллельного процессора цифровой обработки сигналов.

Рассмотрим принципы построения структур вычислительного ядра разрядно-параллельного процессора цифровой обработки сиг­налов, реализацию суммирующего и множительного устройства, уст­ройства выполнения свертки ж устройства прямого ж обратного преобразований по Толпу, реализованных на основании разрядно-параллельного метода.

3.1.1 Структура разрядно-параллельного суммирующего устройства для процессора цифровой обработки сигналов.

Основной принцип разрядно-параллельного суммирования заключается в суммировании операндов по разрядным срезам, т.е. параллельно по всем операндам и последовательно по разрядам. На основании базовой структуры суммирующего устройства разрядно-параллельного процессора ЦОС построим суммирующее устройство для одновременного сложения 4-ех 16-ти-разрядных операндов, оценим его быстродействие, определяемое по Формуле (1.4) и аппаратурные затраты, необходимые для его реализации.

Структура такого разрядно-параллельного суммирующего устройства (РПСУ) приведена на рис. 3.1.

Количество тактов, необходимое для получения полного результата суммы 4-ех операндов 16-разрядных равно:

объем аппаратурных затрет составит:

где V — объем аппаратурных затрет всего устройства;

Vи, Vпдк, Vбкн, Vбфкп - объем аппаратурных затрат составляющих блоков.