- •Вступление в курс «Цифровые эвм» Принцип программного управления
- •Многоуровневое описание архитектуры компьютера
- •Уровни описания архитектуры эвм
- •Системная шина.
- •Лекция 2 Архитектура арифметико-логических устройств
- •Языки описания преобразования информации алу
- •Лекция 3-4 Блок микропрограммного управления
- •Классификация блоков управления
- •Принцип микропрограммного управления с точки зрения реализации в бму:
- •Этапы выполнения команд с точки зрения бму:
- •Обобщенная структура бму:
- •Принцип работы бму
- •Структура зоны управляющих сигналов (ус) β2
- •Зона служебных разрядов β4
- •Структура зоны ус β3. Реализация задержки управляющих сигналов
- •Структурная схема бму с учетом зоны задержки ус:
- •Лекция 5 Способы формирования адреса микрокоманды. Структура зоны β1.
- •Структура бмУс принудительной адресацией
- •Лекция 6 Сокращение розрядности зони при принудительной адресации
- •Структурна схема бму з двомірною пмк
- •Лекция 6 Относительная адресация
- •Лекция 7 алу з загальними мікроопераціями або алу з зусередженою логікою
- •Алу з двонаправленою локальною шиною
- •Формат символічної частини мікрооперацій
- •Алу з однонаправленими внутрішніми магістралями та з двонаправленим созу
- •Бму з відносною адресацією
- •Проектування еом з мікропрограмувальним керуванням
- •Структура еом
- •Интерфейс системной шины (сш)
- •Блок микропрограмного управления
- •Блок обработки данных(бод)
- •Блок обробатки даных
- •Арифметико-логичиское устройство
- •Cхема управлениями и сдвигами (сусс)
- •Блок обрботки признака
- •Другий спосіб множення
- •Алгоритм обмена данными между процесорами и общей памятью
Структурная схема бму с учетом зоны задержки ус:
В зоне β3 размещается количество тактов, на которые необходимо задержать микрооперацию в двоичном дополнительном коде. Соответственно, если задержка ≠0, то в знаковом разряде будет записана 1. Единица из знакового разряда поступает на входы логических элементов 1 и 2, при этом логический элемент 2 закрывается и по фронту CLK запрещается формирование адреса следующей МК. А с выхода логического элемента 1 единичный сигнал поступает на вход инкремента счетчика. В каждом такте к счетчику команд прибавляется 1, пока содержимое счетчика на станет равным 0. При нулевом коде в счетчике открывается логический элемент 2 и формируется следующий адрес в регистре адреса микрокоманд.
Пример1. Для БМУ с асинхронным способом управления разработать структуру и карту программирования зоны β3. Исходные данные: max длительность микрооперации-25 тактов; длительность текущей микрооперации-5 тактов.
t max=25τ Δ max=24 τ
=5τ Δ =4τ
Расчет длины зоны β3:
= ] 24 [ +1=6
1.0 0 1 0 0 - 4 пк
1.1 1 0 1 1 -4 ок
1
1.1 1 1 0 0 - 4 дк
Цифрова діаграма формування зони :
№ такта |
ЗР |
β3 |
Лог. элемент 1 |
Лог. элемент 2 |
СLK |
1 |
1 |
11100 |
1 |
0 |
|
2 |
+ 1
|
1 11101
|
1 |
0 |
СТ+1
|
3 |
+ 1 |
1 11110
|
1 |
0 |
СТ+1
|
4 |
+ 1 |
1 11111
|
1 |
0 |
СТ+1
|
5 |
+ 0 |
1 00000
|
0 |
1 |
СТ+1
|
|
|
|
|
|
ФАСК
|
Пример2 Построить структуру зоны β2 и β3для эффективной реализации микроалгоритма:
П у2, у1(у1,у2,у3)у4 у5(у2 у3 у5)у6у7К
ty1=5τ Δy1=4τ (-4ДК)
ty2=3τ Δy2=2τ (-2ДК)
ty5=25τ Δy5=24τ (-24ДК)
Разбиваем сигналы на группы таким образом, чтобы сигналы, которые формируются одновременно, находились в разных группах:
I |
II |
III |
у1 |
у2 |
у3 |
у4 |
|
|
у5 |
|
|
пу6 |
|
|
nβ2=]log25[+2=5
Таблица истинности:
α1 |
α2 |
α3 |
УС |
0 |
0 |
0 |
- |
0 |
0 |
1 |
у1 |
0 |
1 |
0 |
у4 |
0 |
1 |
1 |
у5 |
1 |
0 |
0 |
у6 |
1 |
0 |
1 |
у7 |
1 |
1 |
0 |
- |
1 |
1 |
1 |
- |
Карта программирования:
УС |
β2 |
β3 |
|||||||||
|
α1 |
α2 |
α3 |
у2 |
у3 |
3Р |
задержка |
||||
у2 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
у1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
у1у2у3 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
у4 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
у5 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
у2у3у5 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
у6 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
у7 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Структура зоны β2:
Длина зоны β2:
nβ3=]log224[+1=6