- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
Тема 2.2 Арифметическое логическое устройство (алу)
1) Формы представления информации в эвм
Любая информация в ЭВМ представляется в виде двоичных кодов фиксированной или переменной длины. В различных ЭВМ применяются различные разрядные сетки. Разрядная сетка – это количество разрядов, обрабатываемых за один такт или необходимых для размещения в одной ячейке ОП.
а) Числа с фиксированной запятой – это естественная форма представления числа, когда положение запятой строго фиксировано либо перед старшем разрядом, либо после младшего разряда.
Правильные дроби (запятая перед старшим разрядом)
Разряды нумеруются слева направо, начиная с нулевого, который является знаковым, где 0 - +, 1 - -. Максимальное машинное число без учёта знака |Х|max=,111…1n=1-2n
|Х|min=,00…01n=2n
Значит диапазон чисел 2n<=|X|<=1-2n. Если |X|>1-2n, то получится переполнение разрядной сетки.
Целые числа (запятая после младшего разряда)
б) Числа с плавающей запятой
Это полулогарифмическая форма представления числа X …
Где g – мантисса числа X – дробь со знаком, Sp – характеристика числа, где S – основание, а p – порядок числа (целое число со знаком) и определяет положение запятой в числе X…
2) Представление алфавитно-цифровой информации и десятичных чисел
1. Код ASCII (смотри ПФУ)
2. BCD (смотри ПФУ)
3. Структура АЛУ
АЛУ выполняет группы операций: а) двоичной арифметики для чисел с фиксированной запятой (ФЗ); б) двоичной арифметики для чисел с ПЗ; в) десятичной арифметики в коде BCD.; г) арифметические и логические сдвиги; д) логические операции (И, или, сравнение кодов и так далее).
1 Классификация алу
а) По способу действия:
- Последовательные, где операнды в последовательном коде и операции производятся последовательно во времени над их отдельными разрядами.
- Параллельные, где операнды в параллельном коде, а операции идут параллельно над всеми разрядами операндов.
- Последовательно-параллельные.
б) По способу представления чисел
- Для чисел с ФЗ
- Для чисел с ПЗ
- Для десятичных чисел
в) по характеру использования элементов и узлов
Блочные (функциональные), где все операции выполняются в отдельных блоках (высокая скорость, но очень большие затраты оборудования)
Многофункциональные (универсальные), где все операции для всех форм представления чисел выполняются одними и теми же схемами
г) По связям с ОЗУ
-С непосредственной связью, где схема управления передачей информации соединены непосредственно с выходами соответствующих регистров АЛУ, при этом операнды, участвующие в конкретным микрооперациях считываются из одних регистров, а в других образуются результаты.
-С магистральной структурой, где схемы для преобразования информации выделены в отдельный блок, а регистры служат лишь для хранения данных. С магистралью связан лишь блок преобразования информации.
2 Структура алу
Функционально делится на 2 части:
- Устройство управления, задающее последовательность микрокоманд в соответствии с выбранной командой
- Операционное устройство (непосредственно АЛУ), в котором реализуется заданная последовательность микрокоманд
Рисунок 9 – Структурная схема АЛУ
В состав АЛУ входят регистры Rg1-Rg7, в который обрабатывается информация, поступающая по линиям N1-Nn из ОП, кэш, РОНов и так далее. Закон обработки информации задаёт некоторая микропрограмма М, которая состоит из последовательности микрокоманд А1-Аn, называемых внешними микрокомандами. P1-Pn – внутренние микрокоманды, которые генерируются в АЛУ и воздействуют на УУ, изменяя естественный порядок следования микрокоманд А1-Аn. То есть это признаки (0, отрицательного числа и так далее). Результаты вычислений передаются по линиям Y1-Yn в ОП, кэш и так далее.
Функции регистров:
Rg1 – сумматор(ы), в которых образуются результат вычислений. Rg2-Rg3 – регистры данных (операндов). Rg4-Rg5 – адресные регистры, служат для запоминания, иногда формирования адреса операндов и результата. Rg6 – это K индексных регистров, используемых для формирования адреса. Rg7 – это L вспомогательных регистров, которые используются программистом и по его желанию могут быть аккумуляторами, индексными регистрами, или использоваться для запоминания промежуточных результатов.
Часть регистров АЛУ программно доступны, то есть могут быть адресованы в команде: это сумматор, индексные регистры и некоторые вспомогательные. Разрядность регистров АЛУ равна разрядности РОНов МП.