- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
4) Особенности реализации оп в современных микро эвм
ОП находится в прямом контакте с МП. В ОП хранятся операнды, промежуточные результаты вычислений, которые могут быть востребованы МП. Количество ячеек ОП зависит от разрядности ША, поэтому с увеличением её разрядности микросхемы памяти стали занимать много места на MB, и были разработаны модули памяти – это небольшая печатная плата, на которой устанавливаются микросхемы памяти с одной или с обеих сторон платы. Эта технология называется технологией поверхностного монтажа SMT – Surface Mounting Technology. Каждый модуль устанавливается в специальный слот на MB, таких слотов может быть несколько.
1 Модули SIP – Single In-Line Package – модули с однорядным расположением выводов. Эта плата размером 8х1,7 см. количество pin – 30. Разрабатывалась для МП 386. Недостаток: выводы исполнены в виде тонких штырьков, поэтому обламывались при эксплуатации, и вскоре заменены на модули SIMM.
2 SIMM – Single In-Line Memory Module – односторонние модули памяти. Размер у первых SIMM – 8х1 см. Количество pin – 30, но выводы выполнены в виде контактов типа PAD (вилка). Организация внутри микросхемы – 8 битная. Некоторые из них имели бит паритета. Далее изготовили длинные SIMM, где количество pin 72 с внутренней организацией 32 бита информационных+4бита паритета+4 бита коррекции ошибок ECC. Для правильной установки сделан ключ.
3 DIMM – Dual In-Line Memory Module. Количество pin – 168, по 64 с каждой стороны. Внутренняя организация – 64 информационных бита. Для ПК ноутбук разработан DIMM модуль малого размера So dimm, so – small outline.
4 DDR – Double Date Rate – модули двойного обращения (2-х канальные). Количество pin – 184, одни ключ посередине, размер – как у DIMM модулей.
5 RIMM – Rambus In-Line Memory Module – это высокочастотный модуль, разработанный компанией Rambus совместно с Интел. Внешне напоминает DIMM, так как 2 ключа, но количество контактов как у DDR – 184. Так как модуль работает на высоких частотах, с обеих сторон он закрыт металлическим кожухом, который защищает модуль от наводок и взаимного влияния модулей друг на друга. На MB используется до 3-х слот, но в комплекте с MB всегда поставляется специальный модуль (заглушка), которая устанавливается в пустой слот.
5) Периферийная организация эвм.
6) Мультипроцессорные системы
Система на базе одного МП называется микропроцессорной. А на базе нескольких - мультипроцессорной, где аппаратная часть работает также под управлением ОС и все операции выполняются в соответствии с заданной программой, состоящей из команд.
Мультипроцессорные системы появились начиная с P2, который имеет специальные интерфейсные средства для построения 2-х и более процессорных систем причём на базе управляющих сигналов, то есть одноимённые выводы МП объединяются.
а) Мультипроцессорная система SMP – Symmetric Multy Processing – система симметричной мультиобработки. Каждый МП выполняет свою задачу, порученную ему ОС.
SMP поддерживают все виды, начиная с 2000; Linux, Unix, OS/2.
Оба МП разделяют ресурсы компьютера поровну (эта физическая память, количество каналов ПДП, количество прерываний и адреса портов ввода/вывода). В каждый момент времени шиной может управлять только один МП. Потом, по определённым правилам они меняются местами. Каждый из МП имеет свой внутренний кэш, а кэш2 у них общий. Поэтому очень важно согласовать данные между ОП, одним кэш L2 и двумя кэш L1. Для этого применяются локальные циклы слежения, которые производит кэш контроллер при каждом обращении к кэш L1.
Для обработки аппаратных прерываний в структуру МП P2 и выше введён расширенный программируемый контроллер прерывания APIC – Advanced Programmable Interruption Controller, который имеет внешние сигналы прерываний LINT (0,1), L – local. APIC каждого МП связывается с APIC системной платы по специальной интерфейсной шине. Запросы локальных прерываний обслуживаются тем МП, на входы которого поступил LINT0 или LINT1. Маршрутизацию запросов на прерывание (Interrupt Routing) осуществляет APIC системной платы. Начало обработки прерывания – по сигнал Apic EN (ENABLE).
Арбитраж микропроцессоров идёт с помощью сигналов запроса и подтверждении передачи. МП – текущий владелец шины, отдаст управление другому МП по его запросу только по завершению операции.
б) Мультипроцессорная система FRC – Functional Redundancy Checking – функционально избыточные системы.
Два МП в системе составляют функционально избыточную пару Master/Checker, выступающую как один логический МП. Мастер – это основной МП, работает в обычном однопроцессорном режиме.
Checker – это проверочный МП, выполняет все те же опции вхолостую, не управляя шиной, и сравнивает выходные сигналы основного МП с теми, которые генерирует сам без выхода на шину.
В случае обнаружения расхождения вырабатывает сигнал об ошибке IERR - Enterrupt Error, который обрабатывается как внутреннее прерывание.