- •1 Введение
- •2 Основная часть
- •Раздел 1 архитектура и принципы построения эвм
- •Тема 1.1 Основные характеристики эвм
- •Тема 1.2 Общие принципы построения микро эвм
- •1) Протоколы обмена информации
- •2) Протоколы арбитража
- •3) Параллельная и последовательная передачи
- •4) Временная синхронизация процессов в микро эвм.
- •5) Режимы работы микро эвм
- •6) Формирование системной шины микро эвм.
- •Тема 1.3 Классификация средств вт
- •4 Микро эвм (пэвм).
- •Раздел 2. Функциональная и структурная организация эвм
- •Тема 2.1 Внутренняя структура эвм
- •1) Структурная схема эвм. Назначение базовых узлов и их функции.
- •Тема 2.2 Арифметическое логическое устройство (алу)
- •1) Формы представления информации в эвм
- •2) Представление алфавитно-цифровой информации и десятичных чисел
- •1 Классификация алу
- •2 Структура алу
- •Тема 2.3 Центральный процессор (цп)
- •2) Организация работы цп и оп
- •3) Система команд.
- •4) Программы и микропрограммное управления.
- •Тема 2.4 Устройство управления (уу)
- •2) Структурная схема уу
- •3) Способы адресации.
- •1. Прямая адресация.
- •4. Укороченная адресация.
- •4) Принцип организации системы прерываний
- •2. Характеристики системы прерываний
- •6) Маска прерываний
- •5) Прямой доступ к памяти
- •6) Интерфейс системной шины
- •Тема 2.5 Системная память
- •1) Иерархическая организация памяти в эвм.
- •2) Оперативная память
- •5) Основная память
- •6) Виртуальная память
- •1 Основные понятия
- •2 Виртуальная память при страничной организации.
- •3 Виртуальная память при сегментно-страничной организации.
- •7) Постоянная память для хранения bios
- •8) Защита памяти
- •Раздел 3 современные микро эвм
- •Тема 3.1 Технология сверхбыстрых ис и их влияние на архитектуру эвм
- •1) Архитектура эвм Фон-Неймана.
- •2 Раздельное кэширование кода и данных.
- •3 Введение блока предсказания перехода
- •2) Мп и микро эвм
- •3) Структура микро эвм
- •4) Особенности реализации оп в современных микро эвм
- •5) Периферийная организация эвм.
- •6) Мультипроцессорные системы
- •7) Системные ресурсы компьютера
- •Тема 3.2 Многопроцессорные и многомашинные вычислительные системы.
- •1) Общие сведения
- •2) Классификация вс
- •Тема 3.3 Архитектура памяти
- •1) Проблемы короткого машинного слова и архитектурные методы решения этих проблем.
- •2) Архитектура памяти (См. Раздел 2)
- •3) Форматы команд (См. Раздел 3)
- •Тема 3.4 Организация ввода/вывода и системы прерываний
- •1) Пространство ввода/вывода
- •2) Программное управление вводом/выводом
- •3) Ввод/вывод по прерываниям
- •4) Организация пдп
- •Раздел 4. Базовая архитектура 32 разрядных мп на примере i486
- •Тема 4.1 Регистровая структура мп
- •1) Пользовательские регистры мп (16 штук)
- •2) Сегментные регистры
- •3) Указатель команды eip/ip
- •4) Регистр флагов
- •Системные регистры мп i486 (15 штук)
- •1 Регистры pm
- •2 Регистры управления cr0 - cr3
- •3 Регистры отладки dr0 – dr7 – (Debug Registers)
- •4 Регистры проверки tr3-tr5, tr6, tr7.
- •Тема 4.2 Кодирование режимов адресации
- •1) 16 Битная адресация
- •2) 32 Битная адресация – применяется в защищённом режиме
- •Тема 4.3 Управление памятью
- •1 Сегментная организация памяти.
- •1) Общие понятия о сегментации.
- •2) Формат дескриптора сегмента
- •3) Права доступа сегмента ar
- •4) Дескрипторные таблицы
- •5) Селекторы сегментов
- •6) Образование линейного адреса
- •7) Локальная дескрипторная таблица (ldt)
- •8) Особенности сегментации
- •2) Страничная организация памяти
- •1 Структура страниц (лист 7)
- •2 Страничное преобразование адреса.
- •3 Формат элемента таблицы страниц pte
- •Тема 4.4 Защита по привилегиям
- •1) Уровни привилегий
- •2) Определение уровней привилегий
- •3) Привилегированные команды
- •4) Защита доступа к данным
2) Определение уровней привилегий
С каждым сегментом кода, данных или стека ассоциируется уровень привилегий, который определяется полем DPL в байте прав доступа дескриптора сегмента. Уровень привилегий выполняемого в данный момент кода называется текущим уровнем привилегий и обозначается CPL, который задаётся полем RPL селектора в сегментном регистре CS.
Традиционная система пользователь/супервизор работает с двумя кольцами. Супервизору назначается кольцо 0, пользователю кольцо 3 (ОС Unix, Windows).
ОС OS/2 поддерживает 3 уровня. 0 – ОС, 2 – процедуры ввода/вывода, 3 – User.
3) Привилегированные команды
Могут выполняться только PL0 программами.
Первая группа
HLT – останов МП
LGDT, LIDT, LLDT – загрузка регистров дескрипторных таблиц.
LTR – загрузка регистра задач
LMSW – загрузка слова состояния машины
CLTS – сброс флага переключённой задачи
+ 6 команд пересылки данных.
Вторая группа – команды ввода/вывода и команды, изменяющие состояние флага IF
IN, INS, OUT, OUTS, CLI, STI
(IOPL чувствительные)
4) Защита доступа к данным
Для работы любой программе требуются адресные пространства (сег-
менты) данных и стека. МП не разрешает обращаться к данным, который
более привилигированы, чем выполняемая в данный момент программа.
Основное правило защиты доступа к данным
CPL (PL программы) <= DPL (PL данных)
Программа должна быть более привилегированна, чем данные, к которым она обращается. При обращении с нарушением этого правила МП сообщает о нарушении общей защиты (особый случай 13). При загрузке селектора в сегментный регистр стека МП ужесточает правило защиты: значение CPL равно значению DPL в дескрипторе сегмента стека. То есть не разрешается использовать стек даже с меньшими привилегиями (только с равными).
Задачи
1)Сформировать 20 разрядную ША, если требуется считать слово данных из ячейки с номером 31FCh второго банка третьего модуля.
11 10 0011 0001 1111 1100
Номер модуля, номер банка, номер ячейки
2)Закодировать в упакованном и не упакованном формате BCD десятичное число -9215
-9215
а) упакованный формат 1001 0010 0001 0101 1101
1101 – знак «-»
б) не упакованный формат 1111100 11110010 11110001 11010101
1101 – знак «-»
1111 – зона
3) Сформировать начальные и конечные адреса всех сегментов основной памяти в RM МП 286.
ША=24 -> 16 Мб
1 Мб
64 К |
0FFFFFH |
|
|
|
|
64 К |
01FFFFH |
010000H |
|
64 К |
00FFFFH |
000000H |
Рисунок 60 – Задача
4)Сформировать начальные и конечные адреса физической ОП объёмом 512 Мб, если разрядность ША 32.
4 Гб
512 Мб |
1FFFFFFFH |
00000000H |
Рисунок 61 - Задача
512 Мб = 220*29=229
0001 1111 1111 1111 1111 1111 1111 1111
Определить начальные и конечные адреса высшей памяти HMA для МП Pentium 1.
ША=32
|
|
HMA 1 Мб |
001FFFFFh – конечный адрес HMA |
00100000h – начальный адрес HMA |
|
Основная память
|
000FFFFFh |
00000000H |
Рисунок 62 - Задача
ЛИТЕРАТУРА
1 Нешумова К. А. Электронно-вычислительные машины и системы
2 Каган Б. М. ЭВМ и системы
3 Майоров С. А. и другие. Введение в микро ЭВМ.
4 Мячев А. А., Степанов В. Н. ПВМ и микро ЭВМ. Основы организации.
Справочник.
5 Ю Чжен Лю, Гибсон. Микропроцессоры семейства 8086/8088
6 Морс, Алберт. Архитектура МП 80286.
7 Григорьев В. Л. Микропроцессор Intel 486. Архитектура и программи-
рование
8 Гук М. Аппаратные средства IBM PC
9 Гук М. Процессоры Pentium 2, Pentium Pro и просто Pentium
10 Колесниченко, Шишигин. Аппаратные средства ПК.
11 ГОСТ 2.104-68 ЕСКД «Основные надписи»
12 ГОСТ 2.105-95 ЕСКД «Основные требования к текстовым документам»
13 Методическое пособие «Оформление текстовых и конструкторских
документов, разрабатываемых при выполнении курсовых и дипломных
проектов», Парамонова М.В.,НТК,2003.