- •5 Семестр. 51 час. Гр. А-7,8,9-.
- •Глава 1. Системы элементов эвм
- •§ 1.1. Базовый элемент и-не ттл.
- •§1.2. Система элементов мдп (кмдп).
- •§1.3. Система элементов эсл.
- •§ 1.4. Выходные каскады логических элементов.
- •§1.5. Основные параметры логических элементов. Серии микросхем.
- •§ 1.6. Согласование положительной и отрицательной логики.
- •§ 1.8. Разветвления по входу и выходу.
- •§ 1.9. Гонки.
- •Методы борьбы с гонками (3 основных).
- •Глава 2. Устройства эвм.
- •Глава 3. Комбинационные устройства эвм.
- •Глава 4. Счетчики.
- •§4.1 Общие характеристики счетчиков.
- •§4.2 Счетчики с последовательным переносом (непосредственной связью между разрядами).
- •Вычитающий счетчик
- •Счетчики с непосредственной связью и прямым динамическим управлением триггерами.
- •Реверсивные счетчики
- •§4.3. Счетчики с параллельным переносом, с групповой структурой.
- •Работа схемы
- •Счетчики с групповой сруктурой
- •§4.4 Двоично-кодированные счетчики с произвольным модулем счета.
- •Работа счетчика
- •§ 4.5 Счетчики с недвоичным кодированием.
- •§4.6 Счетчик Джонсона.
- •§4.7 Код Грэя
- •§4.8 Полиномиальные счетчики.
- •§ 4.9 Компараторы.
- •Глава 5. Сумматоры.
- •§ 5.1 Полусумматор. Инкрементор.
- •§5.2 Сумматор.
- •§ 5.3 Сумматоры с параллельным переносом.
- •§ 5.4 Двоично-десятичные сумматоры.
- •§ 5.5 Блоки для логических операций
- •Глава 6. Арифметико – логические операции эвм (alu). Основные характеристики alu.
- •Глава 7. Умножители, драйверы, синхронизаторы.
- •Глава 8. Синхронизация и прием внешних сигналов в эвм.
- •Глава 9. Плис – программируемые логические интегральные схемы.
- •§ 9.2. Разновидность плм: ппзу.
- •§ 9.4 Программирование плис.
- •§ 9.5 Расширение функциональных возможностей плм и пмл.
- •§ 9.6 Базовые матричные кристаллы – бмк.
- •Глава 10. Электропитание и безопасность эвм. Введение – напоминание о сети электропитания.
Глава 9. Плис – программируемые логические интегральные схемы.
В цифровую систему обработки информации входят процессор, память, периферийные устройства, интерфейсные схемы (устройства). Процессор и память можно считать стандартными устройствами, так как они изготавливаются для решения широкого круга задач путем последовательного выполнения определенных команд. Достигают высокой степени интеграции, и их высокая стоимость оправдывается их большими сериями выпуска.
С другой стороны в вычислительной системе присутствуют устройства, характерные для данной разработки, например, блоки управления, итерфейсные устройства и т.д., которые выпускаются более мелкими сериями, в то же время требующие высокой степени интеграции. Использование микросхем среднего уровня интеграции невыгодно из-за роста габаритов устройств, усложнения монтажа, снижения надежности и т.д.
Для решения этой проблемы оказалось выгодным применение ПЛИС с программируемой и репрограммируемой структурой.
Первой такой структурой явилась ПЛМ (PLA – Programmable Logic Array) – программируемая логическая матрица.
Дальнейшим развитием ПЛМ явились:
- ПЛМ – программируемая матричная логика (PAL – Programmable Array Logic),
- БМК – базовый матричный кристалл (GA – Gate Array), который еще называют вентильной матрицей.
ПЛИС достигли такого уровня интеграции, что стали решать задачи создания на одном кристалле сложной цифровой системы.
§ 9.1 ПЛМ.
Основой ПЛМ является последовательность программируемых матриц элементов И и ИЛИ. В структуру ПЛМ могут входить блоки входных и выходных буферных каскадов, которые в основном преобразовывают однофазные входные сигналы в двухфазные, формируют сигналы нужной мощности, обеспечивают нагрузочную способность ПЛМ и т.д.
Основные параметры ПЛМ:
- число входов m;
- число термов l;
- число выходов n.
Базовая структура ПЛМ приведена на рис. 9.01.
ПЛМ реализует ДНФ (дизъюнктивную нормальную форму) воспроизводимых функций (двухуровневую логику), способна реализовать систему n логических функций от m аргументов, содержащую не более l термов.
Функции Fi могут быть комбинациями из любого числа вырабатываемых элементами термов. То, какие термы участвуют в функции Fi , определяется программированием ПЛМ.
На рис. 9.02 приведена схема ПЛМ, содержащая 3 входа (Хi), 2 выхода (две ИЛИ) и 4 элемента И, вырабатывающих 4 терма t1÷t4.
В исходной ПЛМ все горизонтальные и вертикальные линии (шины) матриц М1 и М2 соединены перемычками, поэтому при любых комбинациях Х1, Х2, Х3 на выходах t (элементов И) и, следовательно, на выходах Fi (элементов ИЛИ) будет «0», так как на входы И одновременно поступают: Хi· = 0. В качестве перемычек могут быть использованы: плавкие нихромовые, из кристаллического кремния и других материалов в сочетании с диодами и транзисторами ТТЛ или КМОП – технологий, схемы, которые представлены на рис. 9.03.
Плавающий затвор играет роль перемычки. Им можно управлять пропусканием сигнала (запиранием или восстановлением связи приложением напряжения нужной полярности). При разрушении перемычки влияние шины И на шину ИЛИ прекращается.
Таким образом, ПЛМ можно программировать многократно при использовании плавающего затвора.
В качестве перемычек могут использоваться светочувствительные материалы, что позволяет использовать матрицу многократно с использованием светового воздействия.
В матрицах М1 и М2 могут использоваться и элементы И-НЕ и ИЛИ-НЕ. Действительно, в соответствии с правилами де Моргана:
ti= = · · и Fi= .
То есть, если на матрицу (с И-НЕ) подать инвертированные переменные, то получится результат как и с матрицей (с И), только инвертированный.
В качестве буферов могут использоваться схемы, приведенные на рис.9.04.
ПЛМ размером m·n с l термами содержит:
l-2m – входовых элемента И,
m-l – входовых элемента ИЛИ.
УГО ПЛМ приведено на рис.9.04.