- •Исследование логических элементов не, или, или-не, и-не, исключающее или, неравнозначность
- •1.1 Принципиальная схема платы № 1
- •1.2.8 Карта №1.8
- •1.2.9 Карта №1.9
- •1.3 Ориентировочный объём заданий
- •1.4 Содержание отчета
- •2.1 Принципиальная схема платы № 2
- •2.2.1 Карта №2.1
- •2.2.2 Карта №2.2.
- •2.2.3 Карта №2.3.
- •2.2.4 Карта №2.4.
- •2.2.5 Карта №2.5.
- •2.2.6 Карта №2.6.
- •2.2.7 Карта №2.7.
- •2.3 Порядок работы со стендом.
- •2.4 Ориентировочный объём заданий.
- •2.5 Содержание отчета.
- •3.1 Принципиальная схема платы № 3
- •3.2.1 Карта №3.1
- •3.2.2 Карта №3.2.
- •3.2.3 Карта №3.3.
- •2. Порядок работы со стендом.
- •3. Ориентировочный объём заданий.
- •4. Содержание отчета.
- •4.1 Принципиальная схема платы № 4
- •4.2.1 Карта №4.1
- •4.2.2 Карта №4.2.
- •4.2.3 Карта №4.3.
- •4.3 Порядок работы со стендом
- •4.4 Ориентировочный объём заданий.
- •4.5 Содержание отчета.
- •Исследование двоичных счётчиков
- •5.1 Принципиальная схема платы №5
- •5.2.1 Карта № 5.1
- •5.2.2 Карта №5.2
- •5.2.3 Карта №5.3
- •5.3 Порядок работы со стендом
- •5.4 Ориентировочный объём заданий.
- •5.5 Содержание отчета.
- •Исследование оперативного запоминающего устройства и мультиплексного способа организации общей шины
- •Порядок работы со стендом:
- •Ориентировочный объём заданий.
- •Исследование стандартного арифметико-логического устройства
- •Порядок работы со стендом.
- •Ориентировочный объём заданий:
- •Исследование модели четырёхразрядной микро эвм с ручным устройством управления
- •Порядок работы со стендом.
- •Ориентировочный объём заданий.
- •Кодировка серий ис используемая на территории бывшего ссср
2.2.6 Карта №2.6.
С использованием технологической карты №2.6 (см. Рис.№2.7) исследуется последовательный двухразрядный регистр. Для создания такого регистра D-вход второго триггера (D3.2) подключается к прямому выходу первого триггера (D3.1). Такое подключение осуществляется с помощью тумблера SA5, который при работе с этой технологической картой должен находиться в "верхнем" по схеме положении.
Рисунок 2.6 Параллельный 2-разрядный регистр.
2.2.7 Карта №2.7.
Технологическая карта №2.7 (см. Рис.№2.8) позволяет исследовать работу счётного T-триггера. Для этого необходимо инверсный выход Y1 триггера (D3.2) соединить с D-входом (X2). Индикация выхода осуществляется светодиодом HL7. Таблица истинности работы синхронного T-триггера представлена в таблице №2.3.
Таблица 2.3 Таблица истинности работы синхронного T-триггера.
№ п/п |
C |
T |
Q(t+1), при Q(t)=0 |
Q(t+1), при Q(t)=1 |
1 |
0 |
0 |
Q(t) |
|
2 |
0 |
1 |
Q(t) |
|
3 |
1 |
0 |
Q(t) |
|
4 |
1 |
1 |
1 |
0 |
Рисунок 2.7 Последовательный 2-разрядный регистр.
2.3 Порядок работы со стендом.
При работе со стендом используются технологические карты №2.1 - 2.7. Неиспользуемые выключатели должны находиться в положении выключено (вниз).
При выполнении работы необходимо выполнять следующую последовательность операций:
-
Выключить все выключатели;
-
Пользуясь заданными микровыключателями и тумблерами исследовать поведение схемы каждой технологической карты.
-
Изменяя входные последовательности сигналов, наблюдать на выходных светодиодах результаты работы схемы.
-
Полученные таким образом таблицы истинности работы схем занести в тетрадь и сделать выводы о работе исследованных схем.
2.4 Ориентировочный объём заданий.
Дома:
-
Найти в справочной литературе условное графическое обозначение микросхем соответствующих элементов функциональной схемы платы №2 и технологических карт №2.1 - 2.7. Разобраться с принципами работы и выполняемыми функциями микросхем.
-
Рассмотреть полные таблицы истинности работы основных однотактных триггеров: RS-триггер, D-триггер, T-триггер, JK-триггер.
-
Рассмотреть полные таблицы истинности работы основных двухтактных триггеров: RS-триггер, D-триггер, T-триггер, JK-триггер.
-
Изучить теоретическую работу схем, используемых в плате №2.
При выполнении работы:
-
Провести исследование работы асинхронного RS-триггера, выполненного на элементах И-НЕ. Записать в тетрадь таблицу истинности исследуемой схемы.
Асинхронный RS-триггер на элементах И-НЕ.
№ п/п |
SB2 |
SB3 |
HL1 |
HL2 |
R |
S |
t |
t+1 |
||
Q |
Q |
|||||||||
HL |
HL |
HL |
HL |
HL |
HL |
|||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
|
|
|
|
|
|
|
|
|
|
|
-
Провести исследование работы асинхронного RS-триггера, выполненного на элементах ИЛИ-НЕ, а также RS-триггера, выполненного в интегральном исполнении. Записать в тетрадь таблицу истинности исследуемой схемы.
Асинхронный RS-триггер на элементах ИЛИ-НЕ.
№ п/п |
SB2 |
SB3 |
HL1 |
HL2 |
R |
S |
t |
t+1 |
||
Q |
Q |
|||||||||
HL |
HL |
HL |
HL |
HL |
HL |
|||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
|
|
|
|
|
|
|
|
|
|
|
Асинхронный RS-триггер в интегральном исполнении.
№ п/п |
SB2 |
SB3 |
HL1 |
HL2 |
R |
S |
t |
t+1 |
||
Q |
Q |
|||||||||
HL1 |
HL2 |
HL3 |
HL4 |
HL3 |
HL4 |
|||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
|
|
|
|
|
|
|
|
|
|
|
-
Провести исследование работы синхронного однотактного D-триггера. Записать в тетрадь таблицу истинности исследуемой схемы.
Синхронный однотактный D-триггер.
№ п/п |
C |
D |
SB1 |
SA1 |
t |
t+1 |
||
Q |
Q |
|||||||
HL1 |
HL2 |
HL1 |
HL2 |
|||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
|
|
|
|
|
|
|
|
|
-
Провести исследование работы синхронного однотактного T-триггера. Записать в тетрадь таблицу истинности исследуемой схемы.
Синхронный однотактный Т-триггер.
№ п/п |
C |
Т |
SB1 |
SA1 |
t |
t+1 |
||
Q |
Q |
|||||||
HL |
HL |
HL |
HL |
|||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
|
|
|
|
|
|
|
|
|
-
Провести исследование работы последовательного и параллельного 2-разрядных регистров. Сделать выводы об используемых триггерах и поведении регистров.
Последовательный 2-разрядный регистр.
№ п/п |
SA5 |
SA1 |
C |
SB1 |
D1 |
D2 |
t |
t+1 |
||
Q1 |
Q2 |
Q1 |
Q2 |
|||||||
HL1 |
HL2 |
HL1 |
HL2 |
|||||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Параллельный 2-разрядный регистр.
№ п/п |
SA5 |
SA1 |
SA3 |
D1 |
D2 |
SB1 |
C |
t |
t+1 |
||
Q1 |
Q2 |
Q1 |
Q2 |
||||||||
HL1 |
HL2 |
HL1 |
HL2 |
||||||||
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-
Составить таблицы истинности исследованных логических схем и триггеров.
При зачете:
-
Знать таблицы истинности всех основных триггеров.
-
Уметь работать со схемами, используя любую технологическую карту №2.1 - 2.7.
-
Знать, в каких типовых узлах ЭВМ применяются основные логические элементы и триггеры.
-
Знать, чем отличаются синхронные и асинхроные триггеры.
-
Знать, чем отличаются однотактные и двухтактные триггеры. Где, и какие виды триггеров используются.
-
Уметь на базе синхроного RS-триггера синтезировать любой, заданный преподавателем тип триггера.