4 Разработка подсистемы прерываний, ввода/вывода. Выбор таймера.

4.1 Архитектура БИС программируемого контроллера прерываний КР580ВН59

БИС программируемого контроллера прерываний (ПКП) представляет собой устройство, реализующее до восьми уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания прерываний.

Упрощенная структурная схема ПКП приведена на рисунке 14. В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), предназначенный для сопряжения ПКП с системной информационной шиной; блок управления записью/ чтением (RWCU), принимающий управляющие сигналы от МП и задающий режим функционирования ПКП: схема каскадного буфера-компаратора (CMP), используемая для включения в систему нескольких ПКП; схема управления (CU), вырабатывающая сигнал прерывания и формирующая трехбайтную команду CALL для выдачи на шину данных; регистр запросов прерываний (RGI), используемый для хранения всех уровней прерываний, на которые поступают запросы; схема принятия решений по приоритетам (PRB), идентифицирующая приоритеты запросов и выбирающая запрос с наивысшим приоритетом; регистр обслуживаемых прерываний (ISR), сохраняющий уровни запросов прерываний, находящихся на обслуживании ПКП; регистр маскирования прерываний (RGM), обеспечивающий запрещение одной или нескольких линий запросов прерывания.

Рисунок 14 – а) Упрощенная структурная схема ПКП; б) сопряжение БИС КР580ВН59 со стандартной системной шиной

Цоколевка ПКП представлена на рисунке 15. Назначения входных, выходных и управляющих сигналов ПКП приведены в таблице 9.

Рисунок 15 – Цоколевка ПКП КР580ВН59

Таблица 9 – Описание выводов ПКП

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	5	6	7
4; 5; 6; 7; 8; 9; 10; 11	D(7-0)	Д(7-0)	Канал данных	вход/ выход	1
3	RD	ЧТ	Вход строба чтения	вход	0
2	WR	ЗП	Вход строба записи	вход	0
27	A0	А0	Вход нулевого разряда адреса, используемый при загрузке команд и считывании состояния ПКП	вход	1
1	CS	ВБ	Вход выбора микросхемы	вход	0
12; 13; 15	CAS0-CAS2	КАС	Входы/выходы каскадирования	вход/ выход	1
16	MS/SV		Выбор ведомой микросхемы	вход	1
26	INTA	ПП	Подтверждение прерывания – входное напряжение Н-уровня указывает о выдаче ПКП команды CALL на шину данных	вход	0
17	INT	П	Прерывание – напряжение Н-уровня указывает о запросе на обслуживание прерывания	выход	1
18; 19; 20; 21; 22; 23; 24; 25	IRQ0-IRQ7	ЗПр	Входы запросов прерываний (положительный фронт)	вход	1
28	UCC		Напряжение питания (+5 В)	вход	1
14	GND		Напряжение питания (0 В)	вход	1

4.2 Архитектура БИС параллельного интерфейса КР580ВВ55

БИС программируемого параллельного интерфейса КР580ВВ55 предназначена для организации ввода/вывода параллельной информации различного формата и позволяет реализовать большинство известных протоколов обмена по параллельным каналам. БИС программируемого параллельного интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием (дисплеем, телетайпом, накопителем).

Структурная схема ППИ приведена на рисунке 16. В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), связывающий ППИ с системной шиной данных; блок управления записью/чтением (RWCU), обеспечивающий управление внешними и внутренними передачами данных, управляющих слов и информации о состоянии ППИ; три 8-разрядных канала ввода/вывода (PORT A, B и C) для обмена информацией с внешними устройствами; схема управления группой А (CUA), вырабатывающая сигналы управления каналом А и старшими разрядами канала С [PC(7-4)]; схема управления группой B (CUB), вырабатывающая сигналы управления каналом B и младшими разрядами канала С[PC(3-0)].

Рисунок 16 – а) Структурная схема ППИ; б) подключение ППИ к шинам МП

Цоколевка ППИ КР580ВВ55 представлена на рисунке 17. Назначение входных, выходных и управляющих сигналов ППИ приведены в таблице 10.

Рисунок 17 – Цоколевка ППИ КР580ВВ55

Таблица 10 – Описание выводов ППИ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
27; 28; 29; 30; 31; 32; 33; 34	D(7-0)	Д(7-0)	Канал данных	вход/ выход	1
5	RD	ЧТ	Чтение: L-уровень сигнала разрешает считывание информации из регистра, адресуемого по входам A0, A1 на шину D(7-0)	вход	1
36	WR	ЗП	Запись: L-уровень сигнала разрешает запись информации с шины D(7-0) в регистр ППИ, адресуемый по входам A0, A1	вход	1
9; 8	A0, A1	A0,A1	Входы для адресации внутренних регистров ППИ	вход	1
35	SR	СБР	Установка в исходное состояние	вход	1
6	CS	ВБ	Выбор микросхемы: L-уровень сигнала подключает ППИ к системной шине	вход	1

Продолжение таблицы 12

1	2	3	4	5	6
37; 38; 39; 40; 1; 2; 3; 4	ВA(3-0) ВА(7-4)	БА(7-0)	Вход/выход канала А. Информационный канал А	вход/ выход	1
15; 24; 23; 22; 21; 20; 19; 18	ВB(7-0)	ББ(7-0)	Вход/выход канала В. Информационный канал В	вход/ выход	1
10; 11; 12; 13; 17; 16; 15; 14	ВC(7-4) ВС(0-3)	БК(7-4) БК(0-3)	Вход/выход канала С. Информационный канал С	вход/ выход	1
26	UCC	UCC	Напряжение питания (+5 В)	вход	1
7	GND	ОБЩ	Напряжение питания (0 В)	вход	1

4.3 Подбор подсистемы ввода/вывода. Архитектура БИС программируемого контроллера клавиатуры и индикации КР580ВВ79

БИС КР580ВВ79 представляет собой программируемое интерфейсное устройство, предназначенное для ввода и вывода информации в системах. Микросхема программируемого контроллера клавиатуры и индикации (ПККИ) состоит из двух основных функционально разделимых частей: клавиатурной и дисплейной. Клавиатурная часть предназначена для сопряжения с клавиатурой печатающих устройств и с произвольными наборами переключателей. Дисплейная часть ПККИ позволяет отображать информацию с помощью индикаторов различных типов (дисплеев).

Упрощенная структурная схема ПККИ приведена на рисунке 18. В состав БИС входят: буферы клавиатуры и датчиков (BF), включающие также схему управления и устранения дребезжания клавиатуры, предназначенные для хранения входной информации в режимах сканирования клавиатуры, наборов датчиков и ввода по стробу; схема управления вводом/выводом (RWCU), вырабатывающая сигналы управления обменом с МП и внутренними пересылками данных и команд; буферы канала данных (BD), предназначенные для обмена информацией между ПККИ и МП; ОЗУ клавиатуры датчиков (STACK), работающее по принципу FIFO и предназначенное для хранения кодов позиций клавиш и состояний ключей датчиков; ОЗУ отображения (RAM), сохраняющее информацию, отображаемую на дисплее; регистр адреса ОЗУ отображения (RGA), предназначенный для хранения адреса данных, записываемых или считываемых МП; схема управления и синхронизации (CU), состоящая из регистров хранения команд и счетчика синхронизации и осуществляющая управление работой всех микросхемы; схема анализа состояния ОЗУ-датчиков (STCU), контролирующая число символов в ОЗУ и формирующая число символов в ОЗУ и формирующая сигнал прерывания INT; регистры ОЗУ отображения (RG), предназначенные для хранения данных, отображаемых на выходах каналов А и В; счетчик сканирования (СТ), вырабатывающий сигналы сканирования клавиатуры, датчиков и дисплея.

Рисунок 18 – а) Упрощенная структурная схема ПККИ; б) включение микросхемы в МПС, управляющую работой клавиатуры и дисплея.

Цоколевка ПККИ КР580ВВ79 представлен на рисунке 19. Назначение входных, выходных и управляющих сигналов ПККИ приведено в таблице 11.

Рисунок 19 – Цоколевка ПККИ КР580ВВ79

Таблица 11 – Описание выводов ПККИ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
19; 18; 17; 16; 15; 14; 13; 12	D(7-0)	Д(7-0)	Канал данных	вход/ выход	1
8; 7; 6; 5; 2; 1; 39; 38	RET(7-0)	ЛВ(7-0)	Входы линий возврата, служащие для подачи сигналов от датчиков через контакты клавиш или ключа	вход	1
36	SH	СД	Вход сигнала сдвига, используемого для сканирования клавиатуры	вход	1
37	СО/STB	СТРОБ	Вход сигнала управления для режима сканирования клавиатуры или стробирующего сигнала для режима ввода по стробу	вход	1
10	RD	ЧТ	Вход сигнала чтения L-уровня, разрешающего передачу информации из ПККИ в канал данных МП	вход	1

Окончание таблицы 11

1	2	3	4	5	6
11	WR	ЗП	Вход сигнала записи L-уровня, разрешающего передачу информации из канала данных МП в ПККИ	вход	1
21	INS/D	КОМ/ДАН	Вход для управления записью/чтением данных или команд; при сигнале Н-уровня происходит запись команды или чтение состояния ПККИ, при сигнале L-уровня – запись или чтение данных	вход	1
22	CS	ВМ	Вход сигнала выбора микросхемы; L-уровень сигнала разрешает работу схемы	вход	1
3	C	СИНХ	Вход сигнала синхронизации микросхемы	вход	1
9	SR	УСТ	Вход сигнала установки ПККИ в исходное состояние	вход	1
24-27	DSPA(3-0)	ДСП А	Выходы канала А	выход	1
28-31	DSPB(3-0)	ДСП Б	Выходы канала В	выход	1
23	BD	ГО	Выход сигнала гашения отображения L-уровня	выход	1
35; 34; 33; 32	S(3-0)	С(3-0)	Выходы сигналов сканирования клавиш клавиатуры или набора датчиков и дисплея	выход	1
4	INT	П	Выход сигнала прерывания	выход	1
40	UCC	Uпит	Вход напряжения питания (+5 В)	вход	1
20	GND	ОБЩ	Вход напряжения питания (0 В)	вход	1

В качестве схемы согласования для подключения клавиатуры и дисплея к программному контроллеру клавиатуры и индикации будем использовать дешифратор К514ИД2.

4.3.1 Микросхема дешифратора К514ИД2. Дешифратор служит для передачи информации с клавиатуры на дисплей. Дисплей построен на основе 8-разрядного 7-сегментоного индикатора с общим анодом CD8-BW30R6-A11, красного свечения. Для курсового проекта необходим один такой индикатор. Управление этими индикаторами осуществляет микросхема К514ИД2 представленая на рисунке 20.

Рисунок 20 - Условное графическое обозначение дешифратора К514ИД2

Для экономии выводов микропроцессора, а так же для удобства написания программы по выводу числовых значений на семисегментные индикаторы, в устройстве применяются дешифраторы двоичного кода в код семисегментных индикаторов. Для совместной работы с индикаторами, имеющими общий анод – АЛС333Б, возьмём микросхему КР514ИД2. В соответствии с рисунком 15, часть выводов подсоединяется к контроллеру, по которым на дешифратор поступает число в двоичном код, а другая часть выводов идёт на семисегментный индикатор. Так же есть вывод управления дешифратором. При подаче на этот вход логической “1”, дешифратор включён, то есть данные переводятся из двоичного кода в код семисегментных индикаторов. Если подать логический “0”, то дешифратор выключен. Максимальный выходной ток этого дешифратора составляет 25 мА. Его отличительной особенностью является то, что резисторы, ограничивающие ток, в нём отсутствуют.