4. Структурная схема мсрп-64-2

С

Датчики АП

игналы от ДАП и ДРК (рис. 2) через ЩР-4 поступают на вход УП-2-2, где коммутатор каналов поочередно подключает напряжения ДАП на вход АЦП. С регистра преобразования АЦП 8-разрядный код через формирователи выходных сигналов выдают на блоки МГ аварийного (МЛП-14-5) и эксплуатационного (МЛП-14-6) накопителей для записи на ленту. РК в УП-2-2 фиксируют в 8-ми разрядах регистра преобразования АЦП (одновременно 8 РК). По сигналу коммутатора каналов коды 8-ми РК записывают на ленту (аналогично АП).

ОД вводят в УП-2-2 следующим образом:

- дата, номер рейса - вручную с ПУ (ПУ-22-1);

- бортовой номер - распайка штепсельного разъема УП-2-2 (Ш-21);

-

Датчики РК

астрономическое время - индикатор текущего времени (ИТВ-4).

Фиксацию ОД в регистре преобразования АЦП производят по каналу 0 (см.табл. 1).

Рис. 2. Структурная схема МСРП-64-2

Индикатор ИТВ-4 подключен к УП-2-2 через УсС-16, где параллельный двоично-десятичный код астрономического времени (единицы часов, десятки и единицы минут) преобразуется в прямоугольные импульсы, которые записывает бортовое устройство записи речи МАРС-БМ.

МСРП-64-2 запитан от бортсети постоянного тока +27В, а при ее обесточивании в полете аварийный накопитель автоматически переключают на аварийное питание (аккумулятор). При включении на борту ВС автомата защиты сети МСРП-64-2 на систему подается +27В. Эксплуатационный накопитель при проверке на земле и полете включают вручную (выключат.«МЛП-доп.» на ПУ-22-1), а аварийный при проверке на земле включают вручную (выключат.«МЛП-осн.» на ПУ-22-1). Если перед взлетом аварийный накопитель не был включен вручную, то он будет включен автоматически при достижении ВС заданной приборной скорости от сигнализатора скоростного напора ССА-0,7-2,2И.

ДАП запитан через ЩР-4 от стабилизированного источника (расположен в УП-2-2). Напряжение источника используют как калибровочное.

При нормальной работе УП-2-2 устройство встроенного контроля выдает сигнал на непрерывное горение сигнальной лампы на ПУ-22-1.

При движении ленты в трактах ЛПМ обоих накопителей мигают сигнальные лампы на ПУ-22-1.

5. Основные блоки мсрп-64-2

5.1. Преобразующее устройство уп-2-2

УП-2-2 выполняет (структурная схема рис.3):

- коммутацию и преобразование АП в 8-разрядный двоичный код;

- ввод в регистр преобразования дискретных данных (РК, ОД, астрономическое временя);

- субкоммутацию ОД по кадрам субкадра (табл. 1);

- формирование сигналов MOB;

- формирование всех выходных сигналов, поступающих на блоки МГ накопителей;

- выработку стабилизированного напряжения для питания ДАП;

- встроенный контроль работоспособности АЦП АП.

АП

«АП»

РК

Рис 3. Структурная схема преобразующего устройства УП-2-2

УП-2-2 установлен на амортизированной раме, которая электрически соединяет его с блоками системы. Под крышкой на передней панели блока расположены разъемы для контроля вторичных напряжений, подключения поверочной установки УПМ-1 и розетки кодирования бортового номера ВС (Ш-21) и предохранители. Блок имеет книжную конструкцию (ось раскрытия узлов плат горизонтальная). В блоке использованы интегральные операционные усилители и транзисторные ключи, транзисторы и другие компоненты (элементы и узлы блока выполнены на микросхемах 133 серии). Значения двоичных сигналов схемы блока представлены в форме напряжений постоянного тока (логический «0» - напряжение 0..0,4В, «1» - напряжение 2,4..4,5В).

Схема содержит:

- тактовый генератор и делитель частоты формируют импульсы частотой f_ДАП для управления счетчиком устройства управления АЦП;

- АЦП, преобразующий напряжения ДАП (U_ДАП) в 8-разрядный двоичный код;

- коммутатор, последовательно подключающий напряжения U_ДАП к входу устройства сравнения АЦП и формирующий ряд сигналов управления распределителем дискретных данных;

- распределитель дискретных данных, предназначенный для выборки и ввода в регистр преобразования РК, ОД и астрономического времени;

- формирователь сигналов MOB, записываемых на ленту и управляющих индикатором ИТВ-4;

- формирователь выходных сигналов, нормализующий по уровню записываемые импульсные сигналы;

- устройство контроля, оценивающее работоспособность АЦП и выключающее лампу УП-2 на пульте управления ПУ-22-1 при отказе УП-2-2;

- блок питания, выдающий напряжения постоянного тока, необходимые для работы схемы УП-2-2 и ДАП.

АЦП УП-2-2 выполнен по замкнутой схеме и использует метод поразрядного кодирования. В АЦП входят:

- устройство управления, предназначенное для формирования последовательности сигналов, управляющих процессом преобразования АП, работой коммутатора и устройства контроля;

- регистр преобразования, используемый для оперативного хранения кодовой информации в течение цикла преобразования АП и управления ключами ЦАП;

- ЦАП, преобразующий код регистра преобразования в напряжение обратной связи U_ЦАП.

- устройство сравнения, направляющее процесс подбора кода в регистре преобразования на уравновешивание U_ДАП (если U_ДАП > U_ЦАП, его выходной сигнал принимает значение «0», если U_ДАП < U_ЦАП - «1»).

При преобразовании напряжения U_ДАП в триггерном регистре в соответствии с алгоритмом поразрядного кодирования формируется 8-рядный код, соответствующий значению напряжения.

Тактовый генератор участвует в задании определенной последовательности действий функциональных узлов УП-2-2 в требуемых временных интервалах. Генератор является 2-х каскадной транзисторной схемой с обратной связью. В положительную обратную связь включен кварцевый резонатор, задающий частоту генерации (131072 Гц). Импульсные сигналы генератора формирует выходной транзистор в соответствии с логическими уровнями сигналов.

Делитель частоты генератора производит деление частоты с коэффициентом 32.

Устройство управления АЦП (рис. 4) формирует последовательность тактовых сигналов работы АЦП, образующие цикл преобразования АП в код, а также другие управляющие сигналы. В качестве устройства управления АЦП принят распределитель сигналов, состоящий из 6-разрядного счетчика и дешифраторов - формирователей выходных сигналов.

Счетчик распределителя построен на 6 Т-триггерах (пояснение работы по рис.5 - логическая схема Т-триггерах и временнае диаграмма). Т-триггер состоит из 3-х бистабильных ячеек (БЯ, RS-триггером, построен на 2-х элементах И-НЕ): 2 входных (коммутирующие) и выходной (запоминающие).

Распределитель вырабатывает сигналы управления АЦП: Xj, Yj, «Опрос сх. сравнения» (рис. 4).

Рис. 4. Структурная схема устройства управления АЦП

П

АП

ервые 2 разряда счетчика участвуют в формировании длительностей тактовых импульсов (_r, _y), а последующие 4 (сигнал Aj, Bj, Cj, Dj ) - реализуют 16 состояний/тактов работы преобразователя АЦП (длител. _j0,5мс, частота f_=128 Гц).

Временные соотношения сигналов управления АЦП на рис. 6. Цикл регистрации АП разбит на 16 тактов:

- 0..8 - полный цикл преобразования АП в код. За 1 такт ЦАП принимает одно из 256 состояний и сравнивает напряжения U_ДАП и U_ЦАП. ЦАП управляется сигналами Xi, Yi и «Опрос сх.сравнения»;

- 10 - контроль работоспособности АЦП при поступлении на вход ЦАП кодов калибровок;

- 12..15 - считывание и запись кода на ленту накопителя;

- 11 - не используют.

Рис. 5. Логическая схема Т-триггера и временная диаграмма его работы

Состояние триггеров разрядов 3-6 счетчика (см.рис. 4) определяют сигналы А₄, В₄, C₄, D₄, А₆, В₆, С₆, D₆ (индекс при буквенном обозначении указывает номер разряда счетчика). Точки съема сигналов с триггера на рис. 5.

Все дешифраторы выполнены на микросхемах И-НЕ (рис. 4).

Дешифратор  и триггеры Т_X, Т_Y используют для формирования импульсов Т_Х, Т_Y, определяющих длительности сигналов управления Xi, Yi.

Сигналы В₁, С₂, А₂ формируют на триггере Т_х импульс _х (длит. 3/8_т, частота 2048 Гц).

Фронт импульса _х определяет конъюнкция сигналов В₁ и А₂, а срез - С₂. Сигналы В₂ и D₂ формируют на триггере Т_у импульс _y (длит. 1/2_т, частота 2048 Гц). Фронт импульса определяет сигнал В₂, а срез - D₂.

Рис. 6. Диаграмма сигналов управления преобразованием АП

Дешифратор Xi, Yi формирует сигналы управления преобразованием АП в код и контроля Х₁₀, Инвертированные сигналы Аj, Вj, Сj, Dj (индекс 4 и 6), а также импульсы _Х и _у поступают на входы дешифратора. На выходах дешифратора последовательно во времени формируются 2 группы управляющих сигналов: Х₀-Х₈, Х₁₀ и Y₀-Y₈ (цифровой индекс указывает номер такта формирования сигнала).

Сигналы Х₀-X_s промежуточно запирают аналоговые ключи управления ЦАП (исключает замыкание источника эталонного напряжения Е_эт).

Сигналы У₀-У₈ управляют триггерами регистра преобразования, а Х₁₀ - устройством контроля АЦП.

При регистрации АП сигнал Х₀ в такте 0 промежуточно запирает аналоговые ключи управления ЦАП, а Y₀ - устанавливает триггеры регистра преобразования в начальное состояние.

Функции сигналов Х₀-Х₈, Y₁-Y₈, зависят от значения внешнего двоичного сигнала «Аналоговая величина» коммутатора. При регистрации АП этот сигнал равен «0», а для дискретных данных - «1».

При регистрации дискретных данных сигнал «АП» закрывает вентили дешифратора формирования сигналов Х₁-Х₈, Y₁-Y₈. Х₀ запирает аналоговые ключи управления ЦАП на цикл преобразования и регистрации дискретных данных одного канала. Сигнал Y₀ выполняет начальную установку триггеров регистра преобразования.

Кроме вышеуказанных сигналов, устройство управления АЦП формирует 3 сигнала:

- «Опрос сх.сравнения» (импульс, длит. 1/8 _т=61 мкс, f=2048 Гц). Синхронизирует работу триггера устройства сравнения, регистрирующего сигнал сравнения только при стробирующем сигнале;

- «Канал» и «Канал для записи (МЗ)» (f=128 Гц). Используют соответственно для стробирования при выводе кода из регистра преобразования в накопитель и сигнала адреса при записи на ленту;

- сигнал f_АЦП (f=128 Гц). Управляет работой коммутатора АП. При формировании сигнал f_АЦП модулируют частотой 1,2 МГц (генератор 1ГИ).

Регистр преобразования (рис. 7) включает:

- запоминающий регистр (8 разр., триггер Т1-Т8);

-

АП

схему управления состоянием регистра (при преобразовании АП в код);

- схему управления ключами ЦАП. Формирует сигналы 8-разрядных кодов для управления ЦАП при преобразовании АП;

- вентили управления записью кода в накопитель. Для вывода данных из запоминающего регистра.

Разрядные триггеры Т1-Т8 (RS-триггеры, 2 элемента И-НЕ - выходные сигналы прямых выходов - 1Т-2..8Т-2, а инверсные - 1Т-1..8Т-1).

Схема управления состоянием регистра состоит из вентилей (элемент И-НЕ), управляющих состоянием триггеров.

Схема управления ключами ЦАП имеет 16 вентилей (элемент И-НЕ), 8 формируют прямой (1КА-2..8КЛ-2), а 8 других - инверсный код (1КА-1..8КА-1) данных регистра. Для модуляции единичных значений 1КА-1..8КА-1 и 1КА-2..8КА-2 на входы вентилей схемы управления ключами ЦАП от генератора 1ГИ поступают импульсы (1,2 МГц), которые проходят только через открытые вентили. Следовательно, единичное значение двоичных сигналов управления ключами имеет вид последовательности импульсов, нулевое значение - логический «0».

Рис. 7. Структурная схема регистра преобразования

Вентили управления записью данных в накопитель (8 двухвходовых элемента И-НЕ). На один вход каждого вентиля поступает сигнал с прямого выхода триггера соответствующего разряда регистра, а на другой - управляющий сигнал «Канал» с устройства управления АЦП.

Прямой и инверсный код данных регистра преобразования (сигналы 1T-1..8Т-1 и 1Т-2...8Т-2) выдают в устройство контроля АЦП. Рассмотрим принцип работы регистра преобразования при регистрации АП (сигнал «АП» равен «0»).

Цикл регистрации АП имеет 16 тактов: 0..8 - преобразование АП в код, а 12..15 - запись кода в накопитель.

В такте 0 сигнал Х₀ на время 3/8 _т закрывает все вентили схемы управления ключами ЦАП, Y₀ устанавливает триггер Т8 в состояние «1», а триггеры Т1-Т7 - в состояние «0» (запись в регистр начального кода 10000000). При этом на выходах 8КА-2 и 1КА-1..7КА-1 - последовательность высокочастотных импульсов, а на выходах 8КА-1 и 1КА-2..7КА-2 - напряжение логического «0».

В последующих тактах сигналы Y₁..Y₈ и «Сигнал сравнения 2» изменяют состояние триггеров Т8-Т1 в последовательности «от 8 разряда к 1». Логическое значение «Сигнала сравнения 2» устройство сравнения формирует в каждом такте цикла преобразования, равно «0» (U_ДАП > U_ЦАП ) или «1» (U_ДАП < U_ЦАП см.рис. 3). Сигнал Y₁ (i =1..8) в i-м такте устанавливает соответствующий триггер в «1», а триггер, в который сигналом Y_i-1 была записана «1» в предыдущем такте, возвращает в «0», если «Сигнал сравнения 2» в i-м такте имеет значение «1». Если «Сигнал сравнения 2» равен «0», то «1», записанная сигналом Y_{i -1} в предыдущем такте, сохраняется.

Сигналы Х₁-Х₈ совместно с «Сигналом сравнения 2» в каждом такте закрывают на время 3/8 _т те вентили управления ключами, которые подключены к триггерам, изменяющим свое состояние в данном такте.

В 8-м такте после установки триггера Т1 в требуемое состояние цикл преобразования заканчивается. В запоминающий регистр будет записан код значения АП, ПИП которого коммутатор подключил к устройству сравнения.

В тактах 12-15 сигнал «Канал» открывает вентили управления записью и сигналы 1P-M3...8Р-МЗ параллельного 8-разрядного кода АП через формирователь выходных сигналов (см.рис. 7) поступают в накопитель для записи.

Принцип работы регистра преобразования при регистрации дискретных данных (сигнал «АП» равен «1») состоит в следующем:

- сигнал Х₀ (сформирован дешифратором устройства управления) закрывает все вентили управления ключами ЦАП на цикл регистрации данных, т.е. на время регистрации дискретных данных работа ЦАП блокируется;

- сигнал Y₀, сохраняющий свою длительность (рис. 6), устанавливает триггеры запоминающего регистра Т1-Т8 в нулевое состояние, т.е. в регистре записывается код 00000000;

- по окончании сигнала Y₀ в регистр записывают дискретные данные (двоичные сигналы ДД-1..ДД-8, рис. 7), выбранные распределителем дискретных данных. Значения сигналов на выходах триггеров запоминающего регистра соответствуют значениям выбранных РК или разрядов двоично-десятичного кода ОД. Код, записанный в регистр, сохраняется до начала регистрации данных по следующему каналу.

Управление записью кодов в накопитель производится так же, как и при регистрации АП.

Цифро-аналоговый преобразователь (рис. 8) вырабатывает напряжение обратной связи U_ЦАП (эталонное напряжение) в зависимости от сигналов прямого (1КА-2..8КА-2) и инверсного (1КА-1..8КА-1) кода (поступают с регистра преобразования).

В структуру ЦАП входят:

- резистивная матрица R-2R (формирует ступенчато изменяющее эталонное напряжение);

- ключи коммутации напряжений +Е_ЭТ, -Е_ЭТ, питающих резистивную матрицу;

- трансформаторные схемы согласования сигналов прямого и инверсного кодов, обеспечивающих гальваническую развязку схемы регистра преобразования и цепей резистивной матрицы.

Рис. 8. Структурная схема ЦАП

На рис. 9 показана принципиальная электрическая схема матрицы R-2R и аналогового ключа одного разряда в сочетании с трансформаторной схемой согласования. Показанный аналоговый ключ управляется сигналом 8КА-2 прямого кода.

Матрица R-2R - управляемый 8-разрядный цифровой делитель напряжения (образован резисторами 2-х номиналов). В зависимости от состояния аналоговых ключей к входам матрицы (R1-R9) подключено напряжение эталонного источника +Е_эт или -Е_эт (корпус). Если в разряд 1 регистра преобразования записана «1», то на резистор сетки этого разряда подано напряжение +Е_эт, если «0» - нулевой потенциал (корпус).

Выходное напряжение матрицы может изменяться от 0 до +Е_эт - q, где q = 1/256 Е_эт - шаг квантования.

Рис. 9. Принципиальная схема резистивной матрицы R-2R

Каждый вход матрицы коммутируется парой аналоговых ключей, образующих двухпозиционный ключ. Ключи, управляемые сигналами прямого кода, коммутируют напряжение +Е_эт, а ключи, управляемые инверсным кодом, - нулевой потенциал. Одновременное открытие пары аналоговых ключей (ведет к короткому замыканию источника напряжения Е_эт) исключается схемой управления АЦП, вырабатывающей сигналы Х ₀-Х₈.

В качестве ключей используют интегральные транзисторные ключи.

Если на вход схемы согласования поступает сигнал управления, соответствующий логической «1» (пакет импульсов частоты l,2 МГц), то он через транзисторы микросхемы У₁ и V1 передается во вторичную обмотку трансформатора Tpl и после выпрямления открывает ключ. Сигнал управления, соответствующий логическому «0», закрывает транзисторы микросхемы У₁ и V1, а следовательно, и аналоговый ключ.

Фильтрующая цепочка (R18,R20,С1) обеспечивает требуемый коэффициент пульсации выпрямленного сигнала управления.

Устройство сравнения (УС, рис. 10) при преобразовании АП в код сравнивает напряжение U_ДАП (выдает ДАП) с выходным напряжением U_ЦАП (меняется в зависимости от кода, записанного в регистре преобразования). УС состоит из аналоговой и логической частей.

Аналоговая часть УС (амплитудный компаратор напряжения) включает:

- дифференциальный усилитель. Выделяет сигнал U=U_ДАП - U_ЦАП;

- диод. Выявляет положительный знак U;

- транзисторный ключ (пороговый элемент). Формирует сигнал «Сигнал сравнения 1».

Д

Опрос сх.сравнения

ифференциальный усилитель выполнен на интегральной микросхеме операционного усилителя. На прямой вход дифференциального усилителя через коммутатор (рис. 3) поступает напряжение U_ДАП, а на инверсный - U_ЦАП с выхода ЦАП. При положительной разности напряжений (U_ДАП - U_ЦАП > 0) открывается транзисторный ключ и выходной сигнал аналоговой части УС «Сигнал сравнения 1» принимает значение логического «0», а при отрицательной разности транзисторный ключ закрывается и «Сигнал сравнения 1» принимает значение «1».

Логическая часть УС содержит:

-

Опрос сх.сравнения

RS-триггер, выполняющий функцию запоминающего элемента для «Сигнала сравнения 1»;

-

Сигнал

сравнения 2

2 вентиля (логические элементы И-НЕ), устанавливающие триггера в состояние «0» или «1» (в зависимости от значения «Сигнала сравнения 1») при поступлении синхронизирующего импульсного сигнала «Опрос их сравнения».

«Сигнал сравнения 2», снимаемый с выхода RS-триггера, в течение такта преобразования АП не изменяется и имеет логическое значение «0» при U_ДАП > U_ЦАП , и «1» при U_ДАП < U_ЦАП.

Рис. 10. Структурная схема устройства сравнения

К

К датчикам АП

оммутатор каналов (рис. 11) распределяет всю регистрируемую информацию по каналам МСРП-64-2 (раздел 2). В коммутатор АП входят:

- ключи, коммутирующие напряжения U_ДАП1-U_ДАП48 ПИП АП;

-

U_ДАВ

распределитель сигналов управления ключами (счетчик каналов, дешифратор-формирователь сигналов управления Z₁-Z₆₃, схема согласования управляющего сигнала f_АЦП и RS-триггер);

- формирователь внешних управляющих сигналов (дешифратор-формирователь, генератор высокочастотных импульсов 2ГИ и схема согласования).

Ключи коммутатора последовательно во времени с частотой 2Гц подключают ДАП (U_ДАП1-U_ДАП48) к устройству сравнения. Сигналы ПИП 3-х АП в течение одного кадра регистрируют по 4-м каналам (частота опроса этих ПИП равна 8 Гц).

Принцип построения распределителя сигналов управления ключами коммутатора аналогичен принципу построения устройства управления АЦП.

Шестиразрядный счетчик управляется тактовыми сигналами f_ацп, сформированными устройством управления АЦП. Частота тактовых сигналов равна 128 Гц, а время регистрации данных одного канала - 8 мс.

К

«АП»

оммутатор запитан от изолированного источника напряжения, поэтому сигнал f_ацп проходит через трансформаторную схему согласования, где он дифференцируется и преобразуется в 2 импульса (сигналы f_АЦП1, f_АЦП2), образующих парафазный сигнал.

RS-триггер управляется сигналами f_АЦП1, f_АЦП2 и формирует импульсы управления счетчиком каналов.

Рис. 11. Структурная схема коммутатора АП

С

К датчикам АП

«АП»

четчик каналов (Т-триггеры) реализует 64 состояния, которые дешифрируются вентильными схемами (элементы И-НЕ) дешифратора-формирователя сигналов Z₁-Z₆₃, управляющих ключами коммутатора. Аргументами логических функций И являются сигналы А_к, В_к, С_к, D_к разрядных Т-триггеров (см.рис.5).

Сигналы А_к, В_к, С_к, D_к и их логические функции используют для формирования внешних сигналов:

- К-0 - для формирования сигналов выборки групп ОД;

- К-8, К-24, К-40, К-56 - управляют выборкой групп РК при регистрации данных по каналам 8, 24, 40, 56;

-

К датчикам АП

«Кадр» - для формирования адресного сигнала «Кадр МЗ» (схема распределителя дискретных данных);

-

U_ДАВ

«АП» - управляет регистром преобразования (его логическое значение определяется функцией ИЛИ для сигналов выборки групп дискретных данных);

- «Калибровка 0» и «Калибровка Е» - участвует в управлении устройством контроля АЦП (рис. 3);

- f_КОМ1, f_КОМ2 (парафазный сигнал с частотой повторения 2 Гц) - управляют счетчиком субкоммутатора в распределителе дискретных данных.

Для изоляции цепей управления по питанию выходные внешние сигналы модулируют импульсными сигналами частотой 500 кГц (генератор 2ГИ). Сигнал «Кадр» формируется модуляцией сигнала Z₆₃ частотой генератора 2ГИ.

Управляющий сигнал Z (напряжение «0» или «1») от распределителя сигналов поступает на управляющий вход ключа коммутатора (транзисторный прерыватель У₁ и управляющий ключ V1, рис. 12).

Рис. 12. Принципиальная схема ключа коммутатора

При единичном значении сигнала Z транзистор V1 закрыт, т.к. напряжение эмиттера не более 2,5В, а поэтому закрыт и аналоговый ключ У₁. Диод Д2 выполняет защитную функцию (ограничивает величину напряжения на обратносмещенном переходе «коллектор-база» транзисторов аналогового ключа). При нулевом значении сигналя Z транзистор VI находится в режиме насыщения, обеспечивая тем самым открытие аналогового ключа.

Резисторы R1, R3 и диод Д2 ограничивают величину управляющего тока через коллекторно-базовые переходы транзисторов ключа до требуемого уровня.

Распределитель дискретных данных (рис. 13) включает в себя:

-

К датчикам РК

РК1

РК32

нормализаторы. Приводят уровень напряжения ДРК (+27В) к уровню двоичных сигналов схемы УП-2-2;

-

РК

субкоммутатор. Управляет выборкой дискретных данных (образован декадным счетчиком кадров и дешифратором);

-

РКН1

РКН32

избирательные схемы. По командам К-8, К-24,К-40,К-56 коммутатора каналов производят выборку нормализованных РК (РКН-1..РКН-32), а по СК-0..СК-9 - сигналов ОД-1..ОД-80 ОД;

- RS-триггер. Для приема парафазных двоичных сигналов f_ком1, f_ком2 коммутатора каналов.

Управляемый сигналами f_ком1, f_ком2 RS-триггер формирует тактовые сигналы частотой 2 Гц и выдает их на вход декадного счетчика субкоммутатора. После дешифрирования 10 состояний счетчика с одновременным стробированием их сигналом К-0 на выходах дешифратора последовательно во времени образуются команды СК-0..СК-9, управляющие распределением ОД по кадрам субкадра (табл. 1).

Избирательные схемы сигналов каждого из 8-ми разрядов выполнены на элементах И-ИЛИ-НЕ, И-НЕ. Вентили этих схем управляются командами СК-0..СК-9, К-8, К-24, К-40, К-56.

Рис. 13. Структурная схема распределителя дискретных данных

Каждая из команд СК-0..СК-9 одновременно открывает до 8 вентилей (по одному в избирательной схеме разряда) и сигналы ОД поступает на триггеры соответствующих разрядов регистра преобразования. Каждая команда К-8,К-24,К-40,К-56 открывает 8 вентилей и группа выбранных РК тоже поступает в регистр преобразования.

Нормализаторы уровней РК состоят из делителей напряжения и ключевых схем (интегральный транзисторный ключ типа 1КТ491Б), работающих в режиме эмиттерного повторителя.

П

К датчикам РК

РК

РКН1

РКН32

ри единичном состоянии регистрируемого РК напряжение +27В, поступающее на вход нормализатора, преобразуется в уровень напряжения, соответствующий единичному значению двоичного сигнала УП-2-2. При нулевом состоянии РК (отсутствие напряжения) на выходе нормализатора устанавливается уровень напряжения, соответствующий нулевому значению двоичного сигнала.

В

РК1

РК32

РКН1

РКН32

ыходные сигналы «Кадр МЗ», «Субкадр МЗ» являются адресными и предназначены для записи на ленту. Для формирования сигнала «Кадр МЗ» используют сигналы «Кадр» и «Канал МЗ». В формировании сигнала «Субкадр МЗ», соответствующего каждым 10-и кадрам, участвуют сигналы СК-9 и «Канал МЗ».

Декадный счетчик субкоммутатора используют для получения сигналов f_СК (частота 0,2 Гц) необходимых для управления формирователем MOB.

Формирователь сигналов MOB состоит из делителя частоты (коэффициент 12), выполненного в виде счетчика (4 Т-триггера с цепями обратной связи) и дешифратора (микросхема И-НЕ).

Счетчик формирователя сигналов MOB управляется сигналами f_СК от со счетчика субкоммутатора.

Результатом дешифрирования состояний счетчика является:

- сигнал MOB (длительность 0,5с, период повторения 1 мин, по времени совпадает с сигналом СК-2) - управляет работой ИТВ-4;

- сигнал «MOB M3» (импульс длительностью 4 мс, период повторения 1 мин, стробирован сигналом СК-0) - для записи на ленту и запуска согласующего устройства УсС-16. Сигнал «MOB МЗ» через эмиттерный повторитель поступает на формирователь выходных сигналов и затем в накопитель.

Формирователи выходных сигналов. Используют для нормализации уровня 12 записываемых сигналов: 8 сигналов кода с выходов разрядных триггеров регистра преобразования, 3 адресных сигнала (Канал МЗ, Кадр МЗ, Субкадр МЗ) и сигнала «MOB МЗ».

Формирователи являются ключевыми схемами. Схема формирователя при записи логической «1» обеспечивает втекающий, а для «0» - вытекающий выходной ток в пределах 1,3-2 мА.

Устройство контроля АЦП. Предназначено для анализа кодов калибровочных напряжений (0В, +6,3В), которые при отсутствии большой приведенной погрешности преобразования, должны быть равны соответственно 00000000 и 11111111. С учетом допустимой приведенной погрешности преобразования (±1,5%) калибровки могут отличаться от идеальных не более чем на 2 единицы (2 мл.разряда). Устройство контроля проверяет выполнение этого условия и при его нарушении 2 и более раз подряд формирует сигнал неисправности АЦП.

Схема устройства контроля состоит из 2-х схем: контроля АЦП при преобразовании напряжения калибровки 4..6,3В и 0В. На однократные сбои работы АЦП устройство контроля не реагирует. Каждая часть схемы контроля включает: вентиль на 7 входов для сигналов кода калибровочного напряжения, счетчик и запоминающий триггер. Для управления устройством контроля используют сигналы «Калибровка Е», «Калибровка 0» и Х₁₀, поступающие из коммутатора каналов и устройства управления АЦП.