Операцию вычитания можно представить в виде
Апр – Впр= Апр + Вдоп – 10000.
Сумматор может работать и как компаратор чисел. Для этого второе сравниваемое число подают в обратном коде (например, че-рез инверторы). Тогда при А = В на выходах S0 = S1 = S2 = S3 = 1, P4 = 0; при А В – Р4 = 1.
Разрабатываемые схемы будут проще, если учесть, что при использовании микросхем 155 серии на неподключенных входах генерируются 1, поэтому достаточно подключать с наборного поля только нулевые сигналы.
Предварительное задание к эксперименту
1. Изучить принцип работы дешифратора К155ИД3, мультиплексора К155КП5 и сумматора К155ИМ3.
2. Используя микросхемы К155ЛА3 (4 ЛЭ 2И-НЕ), К155ЛА4 (3 ЛЭ 3И-НЕ), К155ЛН1 (6 ЛЭ НЕ), К155ЛР1 (2 ЛЭ 2И-2ИЛИ-НЕ), составить схему включения дешифратора в качестве формирователя пакета импульсов с параметрами, заданными в табл. 7.4. Частота переключения генератора тактовых импульсов равна 1 Гц.
Т а б л и ц а 7.4
|
Вариант |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
|
Количество импульсов в пакете |
1 |
2 |
3 |
4 |
5 |
6 |
1 |
3 |
|
Длительность одиночного импульса, с |
3 |
2 |
1 |
1 |
1 |
1 |
4 |
1 |
|
Период повторения пакета, с |
8 |
16 |
8 |
16 |
16 |
16 |
16 |
16 |
|
А |
3 |
5 |
7 |
9 |
10 |
12 |
13 |
15 |
|
В |
15 |
14 |
13 |
12 |
7 |
10 |
8 |
4 |
3. Составить схему включения мультиплексора, реализующую мажоритарную логику (на выходе появляется 1, если на всех трех или на любых двух адресных входах имеется 1).
4. Перевести в двоичный код и сложить два числа А и В, заданных в табл. 7.4.
Порядок выполнения эксперимента
1. Исследовать работу дешифратора в качестве преобразователя кодов. Проверить таблицу соответствия между логическими уровнями на выходах и кодовыми наборами на входах (см. табл. 7.1).
2. Собрать схему включения дешифратора, составленную в пред-варительном задании и проверить ее работоспособность. Нарисовать временные диаграммы.
3.
Исследовать работу мультиплексора, для
этого подать сигналы на информационные
входы D0...D7
с выходов дешифратора
,
а адресные входы V0...V2
соединить с шинами наборного поля.
Проверить таблицу состояний (см. табл.
7.2).
4. Собрать схему включения мультиплексора, реализующую мажоритарную логику, и проверить ее работоспособность. Нарисовать временные диаграммы.
5. Исследовать работу сумматора, набрав на входах двоичные числа А и В. Проверить результат суммирования, полученный в предварительном задании.
6. Факультативно. Использовать сумматор в качестве вычитателя и компаратора чисел А и В. Пояснить результаты.
7. Собрать схему сигнализации нулевого результата сложения (S0 = S1 = S2 = S3 = 0), используя имеющиеся на лабораторном стенде ЛЭ и один элемент индикации.