4.3.2. Устройство управления

Структура устройства управления (УУ) определяется важнейшей характеристикой процессора – адресностью машинных команд (см. выше). Рассмотрим структуру УУ для двухадресных команд (рис. 4.2) и взаимодействие его элементов в процессе функционирования.

УВв, УВыв, внешняя память, АЛУ

Регистр кода операции	Регистр первого операнда	Регистр второго операнда
Регистр команды

Рис. 4.2. Структура устройства управления

Блок центрального управления генерирует сигнал о начале выполнения очередной команды (связь 1). Ее адрес А находится всчетчике адреса команд.

Блок выборки из памяти по сигналу считывает изОЗУ по адресу А, который выбирается из счетчика адреса команд (связь 8), очередную команду (связь 2) и помещает ее на временное хранение врегистр команд (связь 3).

Дешифратор кода операции выбирает код (связь 4) и расшифровывает его. Затем передает информациюблоку формирования управляющих сигналов (связь 10):

• если операция арифметическая, от блока формирования управляющих сигналов поступает сигнал вблок выборки из памяти (связь 5) с командой считать из ОЗУ операнды, расположенные по адресам, указанным врегистрах первого и второго операндов (связь 6), и поместить их в соответствующие регистры АЛУ (о структуре АЛУ см. в п. 9.3). Затем формируется сигнал вАЛУ на выполнение нужной операции (связь 7). Счетчик адреса команд увеличивается на объем команды (связь 9);

• если операция ввода-вывода, блок формирования управляющих сигналов формирует сигнал УВв и УВыв (связь 7). Счетчик адреса увеличивается на объем команды (по связи 9);

• если операция условного перехода, блок центрального управления анализирует результат предыдущей операции, находящийся в АЛУ. Если знак результата отрицателен, всчетчик адреса команд записывается адрес изрегистра первого операнда. Если знак положителен, всчетчик адреса команд записывается адрес изрегистра второго операнда. Если результат равен 0, всчетчик адреса команд добавляется 1 (эти связи не показаны).Так реализуется принцип условного перехода.

• если операция безусловного перехода, в счетчик адреса команд пересылается содержимоерегистра первого операнда (связь не показана).

4.3.3. Арифметико-логическое устройство

Структура АЛУ представлена на рис. 4.3.

Исходные данные (операнды) по командам УУ (см выше) считываются из ОЗУ в регистры первого и второго операндов (связь 1).

Рис. 4.3. Структура арифметико-логического устройства

Из УУ в блок управления АЛУ поступает команда на выполнение той или иной операции (связь 2), которая передается им воперационную часть (связь 3).

В соответствии с этой командой операционная часть выполняет нужное действие с данными, которые выбираются изрегистров первого и второго операндов (связь 6). Результат заносится врегистр результата (связь 4), откуда – в ОЗУ (связь 5).

Структура регистров АЛУ, куда помещаются исходные и результирующие данные, а также размер регистров (число двоичных разрядов t) формируют понятиеразрядной сетки (далее – сетки), которое используется ниже.

Для представления данных числовых типов существуют специальные формы, используемые для унификации выполнения арифметических операций. Различаются формы представления для целых и вещественных чисел.