- •Міністерство транспорту та зв'язку України Державний економіко-технологічний університет транспорту Кафедра “Інформаційні системи й технології”
- •Київ-2007
- •1.Завдання Розробити спеціалізовану мікропроцесорну систему у складі *
- •2. Основні функціонально-конструктивні пристрої
- •2.1. Мікропроцесор.
- •2.1.1. Загальні відомості.
- •2.1.2. Призначення виводів мікропроцесора (на прикладі мпс к1810вм86).
- •2.1.3. Структура мікропроцесора
- •2.1.4. Функціонування мікропроцесора
- •2.2Арифметичний співпроцесор.
- •2.2.1. Призначення виводів віс к1810вм87
- •2.2.2. Функціонування арифметичного співпроцесора
- •2.2.3. Спеціальнє використання арифметичного співпроцесора
- •2.3.Спвб:
- •2.3.1. Структура спвб
- •2.3.2Функціонування спвб
- •Поле р визначає пріоритет каналу. •
- •2.3.3. Система команд спвв
- •3. Розрахунок адресного простору пам’яті та портів
- •4. Організація переривань
- •5. Структура однопроцесорної системи
- •7.1. Генератор тактових імпульсів
- •7.2. Буферні регістри й шинні формувачі.
- •7.3. Контролер системної шини
- •7.4. Арбітр шин
- •8.1. Контролер прямого доступу пам'яті.
- •10 Література
- •03049, М. Київ-49, вул. Миколи Лукашевича, 19
1.Завдання Розробити спеціалізовану мікропроцесорну систему у складі *
1.Процесор Є
2.Сопроцессор Є/НІ
3.ОЗП ХХХ КВ
4.ПЗП ХХХ КВ
5.Порти введення Х_ штук
6.Порти виведення Х_ штук
7.ПКП Є/НІ
8.Таймер Є/НІ
9.ПДП Є/НІ
* Примітка: Відповідний склад визначається викладачем
2. Основні функціонально-конструктивні пристрої
2.1. Мікропроцесор.
2.1.1. Загальні відомості.
Состав МПК наведений у табл. 1.1
Таблиця 1.1
Центральний процесор |
Арифметичний співпроцесор |
Спеціалізований процесор уведення-виводу |
Генератор тактових сигналів |
Системний контролер |
Арбітр системної шини |
Контролер динамічної пам'яті |
Інтервальний таймер |
Контролер прямого доступу до пам'яті |
Програмувальний контролер переривань |
Регістр засувка |
Шинний формувач |
Гранично припустимі умови експлуатації МПК ВІС: температура навколишнього середовища 0...70 °С; напруга на будь-якому виводі щодо корпуса – 1,0... + 7 В.
Центральний процесор здійснює загальну обробку даних і керування блоками системи відповідно до заданої програми. Характерною рисою МП є можливість часткової реконфігурації апаратної частини для забезпечення роботи у двох режимах – мінімальному й максимальному.
У мінімальному режимі МП формує всі сигнали для керування всеукраїнським інтерфейсом МПС і використовується для побудови однопроцесорних контролерів і мікроЕОМ. При цьому для побудови блоку центрального процесора використовується мале число ІС: генератор, буферні регістри і шинні формувачі.
У максимальному режимі МП використовується для побудови багатопроцесорних систем (МПС), у яких сигнали керування шиною виробляються системним контролером на підставі коду, сформованого МП.
Арифметичний співпроцесор, називаний також співпроцесором числових даних, підключається паралельно центральному процесору й виконує призначені йому команди із загального зі ЦП потоку команд. Обидва процесори фактично працюють поперемінно, причому співпроцесор є залежним від центрального процесора. Процесор уведення-виводу і ЦП є незалежними, і кожний з них виконує власний потік команд, що дозволяє розпаралелити виконання програми.
Центральний процесор має убудовані засоби для координації роботи процесорів обох типів у багатопроцесорній системі. Ці засоби дозволяють здійснювати поділ і відключення магістралей за допомогою сигналів по лініях запиту – подання каналу, а також за допомогою ВІС арбітра магістралі.
Для організації системи пріоритетних переривань передбачений програмувальний контролер переривань (ПКП).
Більшу роль у реалізації функцій інтерфейсу зовнішніх пристроїв у МПС, виконують програмувальні ВІС інтерфейсів і контролерів. Широка й постійно, що збільшується номенклатура, ВІС, використовуваних у мікропроцесорних системах на основі МП серії К1810, забезпечує розмаїтість функцій, простоту технічних рішень, компактність апаратної частини й в остаточному підсумку високу ефективність застосування цих систем.
Сегментація пам'яті забезпечує зручний механізм обчислення фізичних адрес і сприяє модульному проектуванню програмного забезпечення, що спрощує програмування й налагодження.
Для скорочення необхідного числа виводів ВІС молодші 16 адресних ліній мультиплексовані в часі з лініями даних і становлять єдину шину адреси/даних (ШАД). Чотири старші адресні лінії аналогічно мультиплексовані з лініями стану. Щоб сигнали цих ліній можна було використовувати в системі, їх обов'язково розділяють за допомогою зовнішніх схем, тобто здійснюють демультиплексування шин.
При виконанні операцій уведення – виводу використовуються 8- або 16-бітові адреси, так що крім доступу до основної пам'яті МП може звертатися до портів (регістрам уведення – виводу), сумарна ємність пам'яті яких становить 64 КБайт. У ВІС ВМ86 реалізована багаторівнева система переривань по векторі із числом векторів до 256. Адреси підпрограм переривання займають область ємністю 1 Кбайт, що розташовується в пам'яті, починаючи з молодших адрес. Передбачена також організація прямого доступу до пам'яті, при якому МП припиняє роботу й переводить у третій стан шини адреси, даних і керування.
Мікропроцесор ВМ86 з'явився як результат удосконалювання МП ВМ80, й архітектура обох процесорів має багато спільного. Програмно доступні вузли й система команд ВМ80 можуть уважатися підмножинами вузлів і системи команд ВМ86. Наступність цих мікропроцесорів виражається в програмній сумісності знизу нагору, завдяки якій для ВМ86 можна використовувати програмне забезпечення ВМ80. Хоча програми машинною мовою ВМ80 не можуть безпосередньо виконуватися мікропроцесором ВМ86, вони досить просто переводяться з мови асемблера ВМ80 на мову асемблера ВМ86.