5. Минимизация фал методом Квайна Мак-Класки.

Минимизация ФАЛ методом Квайна Мак-Класки. ax v a(not)x= a

1. Исходная ф-ия должна быть представлена в виде СДНФ. Если переменная входит в прямом виде, то отображается единица, если в инверсном – ноль.

2. Получившиеся эквиваленты группируются по кол-ву единиц в терме.

3. Производится попарное сравнение термов в соседних группах на предмет возможности их склеивания. В результате чего формируются термы меньшего ранга. Место выпавшей при склеивании переменной обозначается знаком «-». Получившиеся термы меньшего ранга так же группируются по кол-ву единиц. Процесс продолжается до тех пор, пока склеивание возможно. Получившиеся в результате этого процесса термы носят название «тупиковых форм».

4. Строится таблица (импликантная матрица) у которой в качестве заголовка столбцов выступают термы исходной функции, а в качестве заголовка строк полученные на предыдущем этапе тупиковые формы.

5. Проставляются метки на перекрестке, обозначающие вхождение тупиковой формы в исходный терм.

6. Выбирается такая минимальная совокупность тупиковых форм, которая своими метками покроет все термы исходной функции.

7. Производится обратная замена двоичных эквивалентов буквенными переменными и записывается минимальная дизъюнктивная форма исходной функции.

6. Графические методы минимизации фал.

Метод диаграмм Вейча

1. Занести зн-я в табл (скнф -зн-я ф-ии =0, сднф=1)

2. Выполнить объединения в м-кубы

3. Записать сднф или скнф

для 3 переменных

для 4 переменных

Карты Карно отличаются от карт Вейча только расположением аргументов.

7. Не полностью определенные функции. Минимизация не полностью определенных функций.

Полностью определенная функция – у нее известны все значения. Не полностью определенная функция – на части наборов она не определена. Неиспользуемые значения называются запрещенными.

Для минимизации вводится дополнительная эквивалентная функция и искусственно доопределяется (если СДНФ: склеить как можно больше термов, доопределяем единицами; если СКНФ: доопределяем нулями).

Далее минимизируем любым способом и делаем проверку импликантной матрицы, где заголовки столбцов являются исходными значениями, а заголовки строк – то, что получилось после доопределения, с целью удаления лишних импликант.

8. Постановка задачи, этапы анализа и синтеза комбинационных схем на аппарате фал.

Постановка задачи - определение проектируемого устройства, кол-во входных сигналов, кол-во выходных и значения которые они принимают (табл истинности).

Основные этапы синтеза и анализа:

1. создание математического описания (системы логических уравнений)

2. анализ логических уравнения и получение минимальной формы для каждой из них в заданном базисе

3. построение логической схемы с применением логических эл-ов выбранного базиса

4. цифровое моделирование и испытание схемы

5. физическое воплощение схемы

9. Комбинационные схемы. Дешифратор. Увеличение разрядности дешифратора. Реализация фал на дешифраторе.

Комбинационные схемы — такие схемы, в которых значения сигналов на выходе определяется только входными переменными. Схемы такого рода, обычно, не имеют обратных связей. Памяти в таких схемах нет.

Дешифратор (decoder) - устр-во, относящиеся к классу КС, преобразующее позиционный двоичный код в унитарный.

Позиционная система счисления — система счисления, в которой значение каждого числового знака (цифры) в записи числа зависит от его позиции (разряда).

Унитарный код – с одной единицей. Позиция и номер разряда – это и есть число.

Основное применение дешифратора в схемотехнике - там, где требуется функция выбора одного из нескольких устройств.

Если кол-во выходов DC меньше, чем 2ⁿ, где n кол-во входов, то его называют неполный. Полный дешифратор - где число входов =n, а число выходов =2ⁿ.

Таблица истинности - это такая таблица, в которой показываются все выходные состояния элемента для любых комбинаций входных сигналов.

Таблица истинности дешифратора:

b	a	f0	f1	f2	f3	F*
0	0	1	0	0	0	0
0	1	0	1	0	0	1
1	0	0	0	1	0	0
1	1	0	0	0	1	1

Распределитель импульсов (позволяет выбрать время):

Дешифратор и ИЛИ составляют базис, который позволяет реализовать любую логическую ф-ю с кол-ом аргументов, равным кол-ву входов дешифратора.

Представление логической функции с помощью дешифратора:

Синтез дешифратора с одним входом (основан на базисе И-ИЛИ-НЕ)

Для дешифратора широко используется функция разрешения E или CE (enable, chip enable). Разрешающий сигнал "1" разрешает работу дешифратора, "0" - запрещает (на всех выходах будет 0).

Применение:

• Дешифратор с разрешающим входом может использоваться в качестве маршрутизатора по несуществующему каналу в зависимости от входа. E – вход маршрутизируемой информации. Адрес передачи определяется входами дешифратора (адресные входы).

• Разрешение работы.

.

Увеличение разрядности дешифратора.

1. Один из наиболее распространенных способов – каскадирование (благодаря использованию разрешающего входа). Вход E - основной инструмент для увеличения разрядности.

Преимущества: понятно. Недостатки: громоздко.

2. Матричная структура увеличения разрядности дешифратора (не рисовали)

3. Каскадно-матричная – наиболее оптимальная.

Логическая схема дешифратора "4 в 16" с каскадно-матричной конструкцией: