Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Экзам_билет_орган_ЭВМ_ВТ30К_2012.doc
Скачиваний:
4
Добавлен:
04.06.2015
Размер:
103.94 Кб
Скачать

Научно-исследовательский ядерный университет мифи

СНЕЖИНСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ

Кафедра АИВС

Курс: ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ

Экзаменационный билет № 1

  1. Основные функции программного системного обеспечения

  1. Статическая память. Организация ячейки статической памяти.

СОСТАВИЛ: старший преподаватель кафедры АИВС

Чернышев О.Ю.

УТВЕРЖДАЮ: заведующий кафедрой АИВС

Крушный В.В.

«20 » декабря 2012 г.

Научно-исследовательский ядерный университет мифи

СНЕЖИНСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ

Кафедра АИВС

Курс: ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ

Экзаменационный билет № 2

  1. Основные концепции функционирования ЭВМ на примере взаимодействия процессора и памяти.

2. Индексная адресация.

СОСТАВИЛ: старший преподаватель кафедры АИВС

Чернышев О.Ю.

УТВЕРЖДАЮ: заведующий кафедрой АИВС

Крушный В.В.

«20» декабря 2012 г.

Научно-исследовательский ядерный университет мифи

СНЕЖИНСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ

Кафедра АИВС

Курс: ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ

Экзаменационный билет № 3

  1. Кэш-память прямого отображения.

2. Относительная адресация, автоинкрементная и автодекрементная адресации.

СОСТАВИЛ: старший преподаватель кафедры АИВС

Чернышев О.Ю.

УТВЕРЖДАЮ: заведующий кафедрой АИВС

Крушный В.В.

«20 » декабря 2012 г.

Научно-исследовательский ядерный университет мифи

СНЕЖИНСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ

Кафедра АИВС

Курс: ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ

Экзаменационный билет № 4

1. Принципы микропрограммного управления.

2. Организация кэш-памяти процессора.

СОСТАВИЛ: старший преподаватель кафедры АИВС

Чернышев О.Ю.

УТВЕРЖДАЮ: заведующий кафедрой АИВС

Крушный В.В.

«20 » декабря 2012 г.

Научно-исследовательский ядерный университет мифи

СНЕЖИНСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ

Кафедра АИВС

Курс: ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ

Экзаменационный билет № 5

  1. Непосредственная, регистровая и прямая адресации.

  1. Пересылка данных между регистрами процессора. Механизмпересылки.

СОСТАВИЛ: старший преподаватель кафедры АИВС

Чернышев О.Ю.

УТВЕРЖДАЮ: заведующий кафедрой АИВС

Крушный В.В.

«20 » декабря 2012 г.