2.5 Детализация блока памяти

Целью данного этапа является разработка схемы электрической функциональной блока памяти синтезируемого автомата, который должен быть реализован заданном типе триггерных схем. По сути, блок памяти представляет собой r триггеров, электрически соединённых определенным образом, или, иначе говоря, представляет одну r – разрядную ячейку памяти. В вычислительной технике такую организацию триггеров принято называть r – разрядным регистром.

Для реализации блока памяти заданы комбинированные JK-триггеры, которые можно преобразовать вD– триггеры или в Т – триггеры. МодификацияJK- триггеров позволяет не только уменьшить сложность логического преобразователя, но и повысить надежность синтезируемого автомата, так как устраняются запрещенные входные комбинации на информационных входах триггеров. Реализованная схема БП представлена на Рисунке6.

Рисунок 6 - Детализация блока памяти при использовании первого эффективного метода кодирования

Рисунок 7 - Детализация блока памяти при тривиальном кодировании

3 Структурный синтез логического преобразователя

3.1 Разработка расширенной структурной таблицы переходов и выходов

Исходными данными для составления расширенных структурных таблиц переходов и выходов являются данные Таблицы 1 и Таблицы 2.

Расширенные структурные таблицы переходов и выходов отличаются от таблицы 1 введением дополнительных граф, содержащих информацию о структурном коде состояния автомата в текущий момент времени К(а_m), о структурном коде автомата в последующий момент времени К(а_s), а также структурный код функции возбуждения блока памятиF(а_m,а_s), который должен формироваться логическим преобразователем для подготовки перехода автомата из состояния а_mв состояние а_s. В зависимости от используемых триггерных схем функция возбужденияF(а_m,а_s) определяется различным образом.

При использовании Т – триггеров функция возбуждения блока памяти находится на основании следующего уравнения:

. (6)

Из уравнения (6) следует следующая система уравнений:

(7)

Для исходного синхронного управляющего автомата структурная расширенная таблица переходов и выходов представлена Таблицей 3.

Таблица 4 - Расширенная таблица переходов и выходов при использовании первого эффективного метода кодирования:

am	K(am)				as	K(as)				x (am,as)	y (am, as)	F(am, as)
	d3	d2	d1	d0		d3	d2	d1	d0			f4	f3	f2	f1
a1	0	1	0	0	a2	0	1	0	1		y3, y2, y4, y7	0	0	0	1
					a3	0	0	0	1	x1	y3, y6	0	1	0	1
a2	0	1	0	1	a3	0	0	0	1	x2	y4, y6	0	1	0	0
					a7	0	0	1	1		y2, y7	0	1	1	0
a3	0	0	0	1	a1	0	1	0	0	x5	-	0	1	0	1
					a4	1	0	0	0		y1, y3, y5, y6, y7	1	0	0	1
a4	1	0	0	0	a5	1	0	1	0		y1, y2, y4, y5, y7	0	0	0	0
					a4	1	0	0	0	x1	y1, y3, y5, y6	0	0	0	0
a5	1	0	1	0	a6	0	0	1	0	x2	y1, y2, y5	1	0	0	0
					a8	0	1	1	0		-	1	1	0	0
a6	0	0	1	0	a6	0	0	1	0	x6	y1, y4, y5	0	0	0	0
					a9	1	1	0	0		y2, y7	1	1	1	0
a7	0	0	1	1	a3	0	0	0	1	x3	y4, y6	0	0	1	0
					a8	0	1	1	0		y2, y4, y7	0	1	0	1
a8	0	1	1	0	a6	0	0	1	0	x4	y2, y3, y5, y6, y7	0	1	0	0
					a7	0	0	1	1		-	0	1	0	1
a9	1	1	0	0	a1	0	1	0	0	1	y1, y4, y5	1	0	0	0

Таблица 5 - Расширенная таблица переходов и выходов при тривиальном кодировании:

am	K(am)				as	K(as)				x (am,as)	y (am, as)	F(am, as)
	d3	d2	d1	d0		d3	d2	d1	d0			f4	f3	f2	f1
a1	0	0	0	1	a2	0	0	1	0		y3, y2, y4, y7	0	0	1	1
					a3	0	1	0	0	x1	y3, y6	0	1	0	1
a2	0	0	1	0	a3	0	1	0	0	x2	y4, y6	0	1	1	0
					a7	1	1	0	0		y2, y7	1	1	1	0
a3	0	1	0	0	a1	0	0	0	1	x5	-	0	1	0	1
					a4	1	0	0	0		y1, y3, y5, y6, y7	1	1	0	0
a4	1	0	0	0	a5	0	0	1	1		y1, y2, y4, y5, y7	1	0	1	1
					a4	1	0	0	0	x1	y1, y3, y5, y6	0	0	0	0
a5	0	0	1	1	a6	0	1	1	0	x2	y1, y2, y5	0	1	0	1
					a8	1	0	0	1		-	1	0	1	0
a6	0	1	1	0	a6	0	1	1	0	x6	y1, y4, y5	0	0	0	0
					a9	1	0	1	0		y2, y7	1	1	0	0
a7	1	1	0	0	a3	0	1	0	0	x3	y4, y6	1	0	0	0
					a8	1	0	0	1		y2, y4, y7	0	1	0	1
a8	1	0	0	1	a6	0	1	1	0	x4	y2, y3, y5, y6, y7	1	1	1	1
					a7	1	1	0	0		-	0	1	0	1
a9	1	0	1	0	a1	0	0	0	1	1	y1, y4, y5	1	0	1	1