12

Курский государственный технический университет

Кафедра вычислительной техники

Курс лекций по дисциплине

Микропроцессоры и микропроцессорные системы

Курск, 2003

Содержание

1. Введение 4

1.1. Успехи интегральной технологии и предпосылки появления микропроцессоров 4

1.2. Основные схемотехнологические направления производства микропроцессоров 5

1.3. Характеристики микропроцессоров 6

1.4. Поколения микропроцессоров. 6

2. Машина пользователя и система команд 10

2.1. 8-разрядный микропроцессор 10

2.2. Архитектура 16-разрядного микропроцессора 15

3. Общая структура МПС 20

4. Структура микропроцессора и интерфейсные операции 22

4.1. 8-разрядный микропроцессор 22

4.1.1. Внутренняя структура 22

4.1.2. Командный цикл микропроцессора. 23

4.1.3. Машинные циклы и их идентификация. 23

4.1.4. Реализация микропроцессорных модулей и состав линий системного интерфейса 25

4.2. 16-разрядный микропроцессор 28

4.2.1. Внутренняя структура 29

4.2.2. Машинные циклы i8086 в минимальном и максимальном режимах 32

4.2.3. Структура микропроцессорных модулей на базе микропроцессора i8086 35

5. Подсистема памяти МПС 41

5.1. Распределение адресного пространства 41

5.2. Регенерация динамической памяти 43

6. Подсистема ввода/вывода МПС 48

6.1. Подсистема параллельного обмена на базе буферных регистров 48

6.2. Контроллер параллельного обмена К580ВВ55 48

6.3. Последовательный обмен в МПС 54

6.3.1. Универсальный последовательный приемопередатчик КР580ВВ51 54

7. Подсистема прерываний МПС 60

7.1. Внутренние и внешние прерывания 60

7.2. Функции подсистемы прерываний и их реализация 60

7.3. Контроллеры прерываний 62

8. Подсистема прямого доступа в память МПС 68

8.1. Контроллер прямого доступа в память К580ВТ57 68

9. 32-разрядная архитектура 72

9.1. Высокопроизводительный 32-разрядный контроллер ПДП 82380 72

9.1.1. Архитектура контроллера 82380 72

9.1.2. Функции контроллера ПДП 74

9.1.3. Программируемый контроллер прерываний 77

9.1.4. Программируемые интервальные таймеры 78

9.1.5. Контроллер регенерации динамического ОЗУ 79

9.1.6. Генератор с состоянием ожидания 80

9.1.7. Сброс центрального процессора 81

9.1.8. Синхронизация шины контроллера 82380 86

10. Организация МПС на базе секционированных БИС 87

10.1. Арифметико-логические секции 88

10.2. Секции управления и устройства управления 95

10.2.1. Эволюция структур СФАМ. 95

10.2.2. Секции управления адресом микрокоманд серии К1804. 98

10.2.3. Организация управляющего автомата 100

10.3. Структура устройств обработки данных 100

10.4. МПС с одно- и двухуровневым управлением 103

10.5. Расширение архитектуры Am2900 105

10.5.1. Базовый процессорный элемент К1804ВМ1 105

11. Однокристальные микроЭВМ 119

11.1. Однокристальные микро-ЭВМ К1816ВЕ48/49/35 119

11.1.1. Структура ОМЭВМ 119

11.1.2. Элементы архитектуры ОМЭВМ 120

11.1.3. Порты ввода/вывода 122

11.1.4. Система команд ОМЭВМ 123

11.1.5. Расширение ресурсов ОМЭВМ 126

11.2. Однокристальная микроЭВМ К1816ВЕ51 128

11.2.1. Семейство однокристальных ЭВМ MCS-51 128

11.2.2. Структура микро-ЭВМ К1816ВЕ51 128

11.2.3. Архитектурные особенности микро-ЭВМ 129

11.2.4. Организация внутренней памяти данных. 131

11.2.5. Машинные циклы и синхронизация микро-ЭВМ 132

11.2.6. Внешние устройства микро-ЭВМ 133

11.2.7. Описание последовательного порта. 135

11.2.8. Таймеры-счетчики 138

11.2.9. Подсистема прерываний 140

11.2.10. Система команд 142

12. Системы проектирования и отладки МПС 146

12.1. Проблемы и особенности отладки МПС 146

12.1.1. Особенности отладки МПС на разных этапах ее существования. 147

12.2. Статические отладчики 148

12.3. Логические анализаторы 149

12.4. Сигнатурные анализаторы 156

12.4.1. Идея сигнатурного анализа 156

12.4.2. Оборудование сигнатурного анализа и требования к проверяемой схеме 157

12.5. Системы проектирования МПС 159

12.5.1. Внутрисхемные эмуляторы 161

Литература 163