ПособиеМПЭВС_ч2

Рис. 2.1 – Структурная схема процессора вычислительного устройства

Подсистема управляющего устройства автоматически формирует в определенной временной последовательности управляющие сигналы, под действием которых в операционном устройстве, в самом управляющем устройстве и устройстве передачи информации выполняются требуемые операции.

Подсистема операционного устройства выполняет операции преобразования информационных сообщений, которые по функциональному признаку в комплексе могут быть адресами, командами и данными к обработке. Последовательность переходов между этапами преобразования определяется либо по сигналам центрального устройства управления комплекса, либо по сигналам автономного устройства управления, взаимодействующего с центральным устройством управления.

Подсистема устройства передачи информации — это совокупность аппаратных средств, распределённых по процессору и предназначенных для переключения по шинам К1–К5 направлений передачи, подключения и отключения информационных потоков.

Процессор предназначен для исполнения программы, хранимой в памяти. Для исполнения программы процессор должен быть наделён ресурсами:

•автоматического извлечения команд программы из памяти;

•декодирования состава и функционального содержания команды;

•настройки адресов и доставки данных, связанных с функциональным содержанием команды;

•выполнения преобразований кодов данных, адресов, состояний битов кодов, предусмотренных функциональным содержанием команды;

•настройки адресов и доставки результатов к объектам их хранения;

•автоматического перехода к следующей команде программы с целью повтора рассмотренной последовательности.

Многообразие команд определяется наличием в процессоре аппаратных ресурсов для адресации команд, данных, объектов их хранения, выполнения преобразования данных. Наличие резерва аппаратных ресурсов в процессоре, при условии рациональной логической их организации, позволяет решать задачи обеспечения

функциональных, размерных, временных показателей по отработке команд программы.

Действия процессора по выполнению логических и арифметических преобразований кодов данных, адресов, состояний битов кодов реализуются устройством, определенным как операционное устройство.

Все прочие действия процессора связаны с управлением переключателями потоков и не требуют преобразований данных (за исключениями возможного вычисления адреса). Их выполнение имеет свои особенности и потому связывается с построением устройства, которое определено, как управляющее устройство.

Так как функционирование внутренних электронных устройств процессора не должно нарушаться при изменениях состояний сигналов электронных устройств внешнего окружения процессора, то ОУ и УУ отделяются от устройств внешнего окружения специализированными электронными узлами подсистемы устройств передачи информации. Эти узлы открываются и переключают направление передачи под управлением сигналов УУ, когда это необходимо.

Повышение сложности преобразований данных сопровождается проектными решениями двух направлений. Одно направление базируется на интенсификации процесса программного управления с использованием фиксированного аппаратного базиса преобразующих (вычислительных) устройств. На этом направлении ресурсы наращиваются рациональной организацией параллельного управления обработкой данных и повышением быстродействия аппаратного базиса.

Другое направление базируется на проектировании и включении в состав операционного устройства специализированных аппаратных вычислителей, программное обращение к которым осуществляется по команде (или ограниченному набору команд) и сопровождается возвратом результата преобразования.

Каждое направление имеет свои положительные и отрицательные черты. В первом варианте возрастает роль ресурсов УУ, а во втором варианте наращивается ресурс вычислительного узла ОУ.

Задачи программного управления связаны с адресацией, формированием управляющих сигналов, коммутацией информационных сообщений в виде команд и данных, преобразованием данных при обработке. Для целей адресации в составе процессора следует применить соответствующие задачам управления аппаратные средства. Аппаратные средства адресации при управлении доступом к объектам процессора и внешнего окружения (к памяти команд, данных, портов подключения периферийного окружения второго эшелона) могли быть выделены в самостоятельное устройство адресации. В управлении адресацией доставки информационных сообщений распространённым вариантом исполнения процессорных средств является включение средств адресации в состав УУ.

Подсистема устройств передачи информации является своеобразным дополнением к УУ и ОУ. Она управляется сигналами центрального УУ микропроцессора или сигналами специализированного местного узла управления, находящегося под контролем центрального УУ. Эта подсистема обеспечивает согласование взаимодействия микропроцессора с памятью и портами. Через её ресурс решаются проблемы внутренней буферизации команд и данных с организацией конвееров и магазинных структур.

В наращивании ресурса управления необходимо учитывать возможности и понимать специфику роли ресурса. Аналогично, понимание организационных основ построения операционных устройств и устройств передачи информации способствует учёту их возможностей в реализации требуемых свойств микропроцессора.

2.3 Аппаратный состав и сигнальные потоки процессора

Согласно рисунку 2.1 по внутренним и внешним коммутационным соединениям процессора транслируются сигнальные потоки того же назначения, что и в структуре ЭВМ. Это потоки адресных, информационных и управляющих сигналов, показанные на рисунке 2.2. В ЭВМ структуризация осуществляется на уровне функциональных устройств (процессор, память, устройства ввода/вывода). В отличие от связей ЭВМ с окружением состав внутренних управляющих сигналов процессора более обширен, так как функциональная структуризация микропроцессора выполняется на более низком уровне до блоков и функциональных узлов элементного базиса (регистры, переключатели, блоки преобразования и пр.).

Рис. 2.2 – Сигнальные потоки процессора

Поток сигналов адреса для внутреннего пользования имеет меньшую размерность, чем поток внешней адресации. Для идентификации объектов внутреннего состава МП широко применяются индивидуальные физические линии передачи сигналов управления вместо передачи адресного кода с сигналами общего управления. Размерность информационных сигнальных потоков внутри микропроцессоров, наоборот, часто превышает размерность сообщений, транслируемых по внешним соединениям микропроцессоров с окружением (в структуре ЭВМ).

Причиной тому является проблема реализации широкоформатных внешних шин и возможность создания в ОУ (или в УУ, или в обособленном специализированном модуле) базы накопления информационных сообщений без прямого участия

центрального устройства управления микропроцессора с применением расширителей формата (конвееры, магазины).

2.4Принцип хранимой программы

Воснову построения процессорных устройств принстонской и гарвардской архитектур в качестве базового положен принцип хранимой в памяти программы. Аппаратные средства хранения допускают длительное хранение программы (на время выполнения программы и более). По необходимости команды могут заменяться в памяти, как и вся программа. Команды программы могут последовательно передаваться процессору для исполнения, или он выбирает их из памяти для исполнения самостоятельно.

Если удовлетворить требование соответствия сменяемых программ возможностям их однозначной интерпретации процессором, связанным с памятью, то при неизменном аппаратном составе обеспечивается многофункциональная универсальность комплекса «процессор-память-программа». Дополняя этот комплекс типовыми и специализированными техническими средствами расширения связей с окружением, представляется возможным расширять спектр функциональных применений комплекса изменением хранимой программы. Благодаря этому позитивному свойству комплекс «процессор — память — программа — средства связи с окружением» получил распространение в современном мире. Хранимая в памяти комплекса программа состоит из последовательного массива образующих её команд.

2.5Команды программ

Команды программ должны соответствовать:

•однозначной идентификации операций и объектов, над которыми операции должны быть выполнены;

•составу и настройкам аппаратных средств, поддерживающих их выполнение микропроцессором;

•требованию функциональной полноты состава командных примитивов для реализации планируемых проблемно-ориентированных программ функционирования на их основе.

Согласованный по составу, форме, последовательности выполнения с аппаратными ресурсами МП массив команд принято определять понятием «система команд». Два первых требования согласуются при построении устройства управления микропроцессора независимо от спектра планируемых программ функционирования комплекса. Третье требование согласуется при принятии решений применения в процессоре специальных аппаратных ресурсов по обработке информации и настройках. Система команд проектируется так, чтобы избыточность аппаратных

иаппаратно-программных средств на реализацию используемых команд была минимальной. Одним из подходов к достижению данной цели является построение

икодирование команд длиной в одно слово внешней шины процессора (машинное слово) так, чтобы слово команды отражало специфику реакции МП на команду

Рис. 2.3 – Классификация команд

операции должны быть выполнены. Одним восьмиразрядным двоичным словом можно закодировать 28 = 256 разных команд (при длине слова шестнадцать двоичных разрядов число команд 65536). Информационная емкость восьмиразрядного слова, в основном, превышает общее число образующих функциональных команд. Часть восьмиразрядного кода может быть применена для идентификации связанных сведений об объектах, над которыми командой предусматриваются операции по командам.

Объектами хранения чисел, над которыми командами предусматриваются функциональные операции, являются регистры УУ, ОУ процессора, регистры за пределами процессора (в качестве портов) и ячейки памяти. Место размещения чисел (их адрес) в названном пространстве объектов хранения должно содержаться в коде команды. Так как число возможных мест сохранения, связанных с операциями данных, существенно превосходит число операций, то для их идентификации

выработаны разнообразные способы (режимы) адресации. От способов адресации и числа объектов, отображаемых в коде команды, зависит размер команды. Команды могут отличаться наименованиями источников перемещаемых кодов и их приёмников, направлениями перемещения, размерностями перемещаемых кодов, формами перемещения (одностороннее, двухстороннее), формами описания источников и приёмников.

Применительно к регистрам УУ, ОУ процессора в зависимости от их количества определены неявный, явный, прямой регистровый, прямой абсолютный, непосредственный, косвенный регистровый, прямой короткий абсолютный способы адресации.

Для адресации ячеек хранения слов данных команды в памяти, вне процессора, применяются неявные и явные, косвенные явные и неявные (регистровые, индексные, базовые), прямые абсолютные (короткий и длинный), непосредственные и относительные способы адресации.

Неявные и явные, прямой и косвенный регистровые способы адресации обычно связаны с применением ограниченного количества регистров процессора, когда код номера регистра возможно совместить с кодом выполняемой операции в одном (обычно первом) слове команды. Все или часть регистров процессора могут быть применены в разных способах адресации. Если одни и те же регистры процессора функционально предусмотреть для применения в разных способах адресации, то с кодом действия команды, кодом (кодами) номера регистра в слове процессора приходится размещать признаки модификации способа адресации. Собранное в таком составе слово процессора становится носителем особенностей архитектуры процессора, а совокупность предусмотренных для процессора слов образует ядро

системы команд процессора.

При абсолютном, непосредственном и относительных способах адресации число слов команды превышает одно слово. Дополнительные слова соответствуют численному номеру (номерам) ячеек памяти, числовым значениям данных к исполнению действия, числовым значениям смещения относительно функциональных регистров адресации процессора. Второе и последующие слова команды в таблицах систем команд в явном виде не отображаются, но специфичность способа адресации привносит в первое слово команды признаки различия способов адресации, расширяя перечень команд. Команды с признаками абсолютного, непосредственного и относительных способов адресации порождают последующие, после первого машинного слова команды, пересылки слов между памятью и процессором в соответствии с заявленной в первом слове команды модификацией способа адресации. Процесс приема в процессор первого слова команды, содержащего код функционального класса и операции, коды способов адресации и коды объектов процессора, связанных с адресацией, назван циклом «Выборка».

По составу циклов коммутации команды делятся на одноили многоцикловые. Цикл однократной передачи между процессором и внешним окружением по шинам принято называть циклом шины или машинным циклом процессора (МЦП). Состав МЦП определяется спецификой принятого алгоритма выполнения команд, составом и организацией задействованных в её выполнении аппаратных средств.

2.6 Устройство управления процессора

2.6.1 Функции и состав устройства управления

Устройство управления, являясь комплексом средств автоматического управления процессом передачи и обработки информации, обеспечивает выполнение функций, заявленных в п. 2.2.

Часть узлов состава УУ и OУ по принципу функционирования являются последовательностными узлами (с запоминанием сообщений), а другая часть относится к комбинационным (функциональные узлы, выходные состояния которых однозначно определяются состояниями входных сигналов). Очередные сигнальные обращения в цифровых устройствах происходят в отрезки времени поименованные тактами. В пределах такта выходные состояния функциональных узлов не изменяются от начала предшествующего до следующего такта.

Выходные состояния последовательностных узлов изменяются по очередным обращениям к ним с учётом предшествующих состояний.

Сохранение неизменным состояния комбинационных узлов в течение одинакового для всех состояний интервала времени (такта) формально не является необходимым. Существенным является соотношение между длительностью процесса смены состояния (задержка переключения) и длительностью сохранения неизменного состояния в такте для комбинационных узлов. Длительность такта должна превышать четыре длительности задержки переключения (включая фронты сигналов) в смене состояний образующих комбинационных узлов.

Управляющее устройство генерирует наборы управляющих сигналов без участия оператора, что позволяет его назвать автоматом. Управляющие сигналы y1. . .yn (см. рисунок 2.2), объединённые в микрокоманды, формируются автоматически в зависимости от состояния сигналов X 1 . . .Xk, поступающих из операционного устройства (это обычно предшествующие состояния OУ), и сигналов Xk+1. . .Xn, поступающих от иных источников (внешние команды и сигналы управления).

Операционное устройство под управлением сигналов y1. . .yn выполняет прием данных и преобразование их в потоки выходных сигналов Z1, . . .Zn и сигналов Xk + 1, . . .Xn условий изменения состояний управляющего устройства.

При централизованном управлении адресацией в состав УУ, как отмечалось в п. 2.3, включаются аппаратные средства адресации (регистры, коммутаторы, преобразователи).

Для сокращения числа линий передачи управляющих сигналов к объектам процессора может применяться кодирование сигналов на выходе УУ (или его микропрограммного автомата) и декодирование на входе управляемых объектов. Так, при числе микрокоманд 256 и при 24 модификациях микроопераций каждой микрокоманде может быть поставлена в соответствие определенная комбинация 8-разрядного кода, управляющего передачей 24-х управляющих сигналов. Преобразование 8-разрядной микрокоманды в 24-разрядную комбинацию управляющих сигналов может осуществляться различными способами.

2.6.2 Варианты организационных структур УУ

Выполнение операций в процессорах сводится к элементарным преобразованиям информации (передача информации между узлами в блоках, сдвиг информации

вузлах, логические поразрядные операции, проверка условий и т. д.) в логических элементах, узлах и блоках под воздействием функциональных управляющих сигналов блоков (устройств) управления. Элементарные преобразования, неделимые на более простые для применённых функциональных модулей и выполняемые

втечение одного такта сигналов синхронизации, и называются микрооперациями. Применяются два принципиально разных подхода к построению устройства

генерации управляющих сигналов: на аппаратном уровне и на уровне программы, записываемой в специальную память.

В аппаратных устройствах генерации сигналов управления каждой операции соответствует свой набор состава и соединений логических схем, вырабатывающих функциональные сигналы для выполнения микроопераций. При этом способе построения устройства управления реализация микроопераций достигается за счет однажды соединенных между собой логических элементов и узлов. Такие устройства управления процессами смены состояний принято относить к устройствам управления с жесткой логикой (УУсЖЛ). Жёсткая логика управления и жесткая специализация алгоритма функционирования в одних условиях является позитивной чертой, а в других условиях является недостатком способа. Реализация этого варианта в виде специализированных больших микросхем ограничивает область применения и по этому направлению ухудшает экономические показатели варианта. Внесение изменений в систему команд процессора с УУсЖЛ исключено.

Второму варианту устройств генерации управляющих сигналов микроопераций относят устройства управления с управляющей памятью (УУсУП). В таких устройствах управления состояниям разрядов выходного кода управляющей памяти соответствуют состояния функциональных сигналов управления — микрокоманда (МК). Упорядоченный набор микрокоманд, называемый микропрограммой (МКП), обеспечивает выполнение любой последовательности действий и, соответственно, любой сложной операции, если для этого предусмотрен соответствующий аппаратный ресурс. Способ управления путем последовательного считывания и интерпретации микрокоманд из специального (микропрограммного) запоминающего устройства (ЗУ) называют микропрограммным. Процессоры с таким способом управления называют микропрограммными или с хранимой (гибкой) логикой управления. Часть устройства управления процессора, формирующая сигналы внутреннего и внешнего управления с использованием памяти микропрограмм, называется микропрограммным автоматом с управляющей памятью

(МПАсУП). Специализация функционирования процессора обеспечивается занесением в управляющую память МПАсУП соответствующих микропрограмм. Благодаря этому МПАсУП генерирует необходимые управляющие последовательности сигналов без изменения аппаратного состава управляющего автомата. При этом обеспечивается:

•экономичная по затратам оборудования структура УУ с высоким уровнем унификации состава узлов;

•открытость к построению систем диагностических тестов поиска неисправностей;

•открытость к накоплению базы управляющих алгоритмов и микропрограмм для целей наглядности по освоению предшествующего опыта проектирования и ускорения процесса генерации новых решений;

•многофункциональность автоматических управляющих устройств.

Кмикропрограммам предъявляют требования функциональной полноты и минимальности. Первое требование необходимо для обеспечения возможности разработки микропрограмм необходимого разнообразия машинных операций, а второе связано с требованием уменьшения состава и количества используемого оборудования.

Устройства генерации управляющих сигналов с принципом УУсЖЛ допускают реализацию асинхронных устройств, в которых состояния сменяются в форме распространения волны, когда завершение предшествующей операции запускает исполнение последующей операции.

Варианту УУсУП соответствует расположенность к делению процесса смены состояний на такты, периодическую последовательность формируемых генератором сигналов. Смена состояний устройства в этом случае, хотя и имеет подобный волновому процессу характер, но определяется жёсткой «привязкой» к тактам генератора. Устройства, реализованные по принципу тактирования, принято относить

ксинхронным.

Вструктурах современных цифровых устройств управления применяются асинхронные, синхронные и синхронно-асинхронные варианты. Выигрывая по

быстродействию, асинхронные устройства уступают синхронно-асинхронным и синхронным устройствам в сложности технической реализации. Поэтому асинхронные структуры преимущественно являются фрагментами синхронно-асин- хронных структур МПА.

Проектирование структур цифровых устройств основывается на разделении технологического процесса управления на упорядоченную последовательность смены состояний функциональных узлов. Для описания и анализа процесса управления переходами и сменой состояний применяются разные формы представления. По результатам анализа сохраняемых МКП может быть принято решение о реализации части или всего процесса управления на автомате с управляющей памятью или на автомате с фиксированной схемной логикой.

2.6.3 Управляющий автомат с управляющей памятью

Устройства программируемой логики управления являются наиболее распространённым классом устройств управления. Их управляющая память выполняет функции хранения микропрограмм, функции генератора и шифратора управляющих сигналов в процессе управления.

Структурная схема процессора с программируемой управляющей памятью изображена на рисунке 2.4, a. Функции центрального блока микропрограммного управления (БМУ) в УУ сводятся к определению начального адреса, адресов очереди микрокоманд (МК) отработки «внешней команды» в управляющей памяти (УП)

иформированию адресов, управляющих сигналов обращения к памяти команд

иданных. Код внешней команды, принимаемой из памяти в БМУ через ресурсы