Форма нулевого варианта билета

Марийский государственный технический университет

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 0

по дисциплине		Теория электрической связи
1.	Цифровые фильтры. Метод временного окна и синтез ЦФ с оптимальными АЧХ
2.	Тестовый порт JTAG. Назначение, структура и характеристики.
	.

Заведующий кафедрой_____________(Н.В. Рябова) «20» декабря 2006 г.

9. МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ, ОБЕСПЕЧИВАЮЩИЕ ВОЗМОЖНОСТЬ САМОКОНТРОЛЯ И СИСТЕМАТИЧЕСКОГО КОНТРОЛЯ ПРЕПОДАВАТЕЛЯМИ РЕЗУЛЬТАТИВНОСТИ ИЗУЧЕНИЯ ДИСЦИПЛИНЫ (ТЕСТЫ, ДРУГИЕ МАТЕРИАЛЫ ДЛЯ ПРОМЕЖУТОЧНОГО И ИТОГОВОГО КОНТРОЛЯ)

Перечень вопросов для проверки знаний по курсу

1 Что понимают под структурной моделью системы ЦОС

1. перечень основных функциональных блоков

2. перечень основных функциональных блоков и связей между ними

3. перечень основных функциональных блоков и связей между ними, цепей питания и синхронизации

4. расположение основных функциональных блоков , выполненных с соблюдением УГО и всех связей между ними

5. представление процессора и памяти без дополнителбных блоков

2. В чем измеряется производительность ЭВМ

1. в секундах

2. в микросекундах

3. в 1/сек

4. в n/ сек, гдеn– число выполненных команд

5. в n* сек , гдеn– число выполненных команд

3. Какой параметр характеризует разрядность шины данных

1. быстродействия

2. число ячеек прямоадресуемой памяти

3. производительность

4. пропускную способность

5. точность представления чисел.

4. Если шина адреса имеет 32 разряда, объем прямоадресуемой памяти равен

1. 4 Мб

2. 4 Гб

3. 32 Мб

4. 32 Гб

5. 2 Гб

5. При распределении адресного пространства вычислителя разряды А13 и А14 подключили к входам адресного дешифратора. Чему равен объем одной зоны памяти, выбираемой при каждой комбинации значений разрядов А13 и А14

1. 4 Кб

2. 8 Кб

3. 16 Кб

4. 2 Кб

5. 12 Кб

6. В качестве устройства, разделяющего адресное пространство на отдельные зоны, оптимально использовать

1. П Л М

2. Двоично-десятичный дешифратор

3. Двоичный дешифратор

4. Мультиплексор

5. Селектор

7. Процессоры ЦОС по способу преобразования делятся на

1. универсальные, специализированные, последовательные, параллельные

2. Векторные, матричные, параллельные, специализированные

3. Последовательные, параллельные, векторные, матричные, однородные среды.

4. Конвейерные, векторные, скалярные, матричные.

10. Признаки арифметико-логических операций используют для

1. индикации результата

2. управления ветвлением

3. обращения к подпрограмме

4. прерывания

5. останова программы.

11. Обязательными признаками, формируемыми любым АЛУ, считаются

1. выходной перенос, признак нулевого результата

2. признак нулевого результата, входной перенос

3. признак переполнения, четность результата

4. четность результата, знаковый разряд,

5. выходной перенос, четность результата.

12. Что такое такт процессора

1. время выполнения одной операции

2. наибольшее время выполнения одной микрокоманды

3. время записи результата операции в память

4. время доступа к ОЗУ

5. время обращения к ВЗУ

13. Цикл – это

1. время записи в память

2. время доступа к ОЗУ

3. время выполнения одной команды

4. время выполнения одной микрокоманды

5. время выполнения части команды . включая обращение к памяти.

14. Определите правильный ответ, содержащий один из принципов программного управления

1. информация кодируется двоичным кодом

2. информация кодируется двоичным кодом и разделяется на единицы информации, называемые словами

3. данные и адреса разделяются по способу кодирования

4. информация кодируется троичным кодом

5. слова информации в ячейках памяти ЭВМ идентифицируются по своему содержанию

15. Формат команды – это

1. один или несколько байтов, в последнем байте – КОП

2. один или несколько байтов, в первом байте – КОП

3. адрес ячейки памяти, где хранится операнд

4. несколько байтов управляющих кодов произвольной длины

5. двухбайтовое управляющее слово

17. Какова последовательность появления сигналов на шине данных

1. адрес команды – КОП – адрес данных

2. К О П - данные

3. Адрес данных - К О П - адрес команды

4. Данные – К О П - адрес команды

5. Адрес команды – К О П –данные

20. Определите три базовых способа адресации

1. прямая, линейная, косвенная

2. прямая, непосредственная, косвенная

3. линейная, непосредственная, базовая

4. линейная, базовая, косвенная

5. прямая, базовая, косвенная

21. Для чтения и записи данных в ОЗУ оптимально примерять адресацию

1. прямую

2. косвенную

3. непосредственную

4. линейную

5. базовую

22.) Модификацию адреса применяют

1. Для расширения адресного пространства прямоадресуемой памяти

2. Для увеличения размера считываемого слова из памяти

3. Для сокращения времени доступа к памяти

4. Для обращения к ВЗУ

5. Для обращения к ПЗУ

23. Байт смещения к коде команды используют для

1. увеличения разрядности слова данных

2. увелмчения разрядности адреса читаемых данных

3. уменьшения разрядности адреса читаемых данных

4. модификации адреса обращения к ячейке при чтении массивов данных

5. уменьшения времени доступа к ячейке данных

24.Укажите тип адресации, если в коде команды последовательно размещены К О П, два байта адреса

1. прямая

2. косвенная

3. непосредственная

4. линейная

5. базовая

25. Укажите тип адресации, если в коде команды последовательно размещены К О П, два байта данных

1. прямая

2. косвенная

3) непосредственная

4) линейная

5) базовая

26. Какой тип адресации оптимален для работы с массивами данных

1) прямая

2) косвенная

3) непосредственная

4) линейная

6. базовая

27.Укажите пример микроконтроллера из следующей последовательности микропроцессорных схем

1. К 1810 ВМ 86

2. К 1816 ВЕ 51

3. К 1804 ВС 1

4. К 1814 КБ 1

5. Т - 808

28.Укажите пример секционированного микропроцессора из следующей последовательности микропроцессорных схем

6. К 1821 ВМ 85

7. К 1816 ВЕ 51

8. К 1804 ВС 1

9. К 1814 КБ 1

10. Т - 808

29.Укажите пример микропроцессора из следующей последовательности микропроцессорных схем

11. К 1810 ВМ 86

12. К 1816 ВЕ 51

13. К 1804 ВС 1

14. К 1814 КБ 1

15. Т - 808

30.В схемах вычислителей на микропроцессорах шинные формирователи применяют для

1. защиты микропроцессора от возможного замыкания контактов шины

2. сохранения значения сигналов данных на шине

3. увеличения нагрузочной способности процессорной схемы

4. снижения времени передачи сигнала по шине данных

5. сокращения числа контактов на шине данных