- •Электроника
- •Содержание
- •1.1 Основы алгебры логики………………………………………………..5
- •1 Цифровые интегральные микросхемы
- •1.1 Основы алгебры логики
- •1.1.1 Основные определения
- •1.1.2 Некоторые логические функции и реализующие их логические элементы
- •1.1.3 Основные законы и соотношения алгебры логики
- •Сочетательный закон
- •Распределительный закон
- •1.2 Параметры цифровых интегральных микросхем
- •1.2.1 Параметры цифровых интегральных микросхем (цимс), имеющие размерность напряжение.
- •1.2.2 Параметры, соответствующие размерности тока.
- •1.2.3 Параметры, имеющие размерность мощности.
- •1.3.2 Характеристики дтл.
- •1.4 Транзисторно – транзисторная логика.
- •1.5 Ттл со сложным инвертором.
- •1.6 Ттл с открытым коллекторным выходом.
- •1.7 Ттл с тремя состояниями на выходе
- •1.8 Транзисторно-транзисторная логика Шоттки
- •1.9 Комплиментарная мдп логика
- •2 Операционные усилители
- •2.1 Параметры и характеристики оу
- •2.3 Дифференциальный усилитель
- •2.4 Составной транзистор
- •2.5 Источник тока
- •2.6 Схема сдвига уровня
- •2.7 Эмиттерный повторитель
- •2.8 Инвертирующий усилитель на оу.
- •2.9 Неинвертирующий усилитель
- •3 Технологические основы производства полупроводниковых интегральных микросхем
- •3.1 Подготовительные операции
- •3. 2 Эпитаксия
- •3.3 Термическое окисление
- •3.4 Литография
- •3.5 Легирование
- •3.5.2 Ионная имплантация.
- •3.6.1 Термическое (вакуумное) напыление.
- •3.6.2 Катодное напыление.
- •3.6.3 Ионно-плазменное напыление.
- •4 Полупроводниковые
- •4.1 Методы изоляции элементов в ппимс
- •4.1.1 Изоляция элементов обратно смещенными pn-переходами.
- •4.1.2 Резистивная изоляция.
- •4.1.3 Диэлектрическая изоляция
- •4.2 Планарно-эпитаксиальный биполярный транзистор
- •4.2.1 Этапы изготовления
- •4.2.2 Распределение примесей.
- •4.2.3 Эквивалентная схема.
- •4.3 Планарно-эпитаксиальный биполярный транзистор
- •4.4 Разновидности биполярных транзисторов
- •4.4.1 Многоэмиттерный транзистор.
- •4.4.2 Транзистор с барьером Шоттки.
- •4.4.3 Транзисторы р-n-р
- •4.5 Интегральные диоды
- •4.6 Полевые транзисторы
- •4.6.1 Полевые транзисторы с управляющим p-n переходом
- •4.6.3 Мноп-транзистор.
- •4.7 Полупроводниковые резисторы
- •4.7.1 Диффузионные резисторы.
- •4.7.2 Ионно-легированные резисторы.
- •4.8 Полупроводниковые конденсаторы
- •5.1 Подложки гимс.
- •5.2 Резисторы.
- •5.3 Конденсаторы
- •5.4 Катушки индуктивности
4.2.2 Распределение примесей.
На рисунке 4.6а показано распределение примесей в слоях, выше рассмотренного интегрального транзистора. Однако более наглядно выглядит график распределения примесей, когда по оси ординат откладывается модуль разницы между донорной и акцепторной примесями NД-NА(рисунок 4.6б).
Следует обратить внимание на то, что распределение примесей в эмиттере и базе оказывается неравномерным. Представляет интерес рассмотреть распределение акцепторной примеси в базе (рисунок 4.6в). Справа от точки максимума градиент концентрации дырок отрицательный и внутреннее поле (по отношению к инжектированным электронам) является ускоряющим. Это характерно для дрейфовых транзисторов. Однако слева от точки максимума на небольшом участке градиент положительный, а, значит, электрическое поле является тормозящим. Наличие участка с тормозящим полем приводит к некоторому увеличению результирующего времени пролета носителей через базу. Однако расчеты показывают, что это увеличение составляет примерно 20% и для приближенных оценок может не учитываться.
Рисунок 4.6
4.2.3 Эквивалентная схема.
На рисунке 4.7а представлена четырехслойная структура биполярного транзистора совместно с подложкой. Эту структуру можно рассматривать как две трехслойных структуры (рисунок 4.7б) представляющие собой два транзистора: основной n-p-n и паразитный p-n-p (рисунок 4.7в).
а) |
б) |
в) |
Рисунок 4.7
Паразитный транзистор находится в режиме отсечки, когда основной работает в режимах отсечки или активном. Но когда основной транзистор работает в режиме насыщения, т.е. его коллекторный переход включен в прямом направлении, то паразитный транзистор находится в активном режиме, так как его эмиттерный переход – это коллекторный переход основного транзистора. В этом случае, через паразитный транзистор осуществляется связь между основными транзисторами, находящимися в режиме насыщения.
Резистор rК (рисунок 4.7в) учитывает распределенное сопротивление коллектора, так как коллекторный слой имеет наименьшую концентрацию примеси. Его величина составляет примерно 100 Ом. Этот резистор совместно с ёмкостями СКП и СКБ образуют RC цепочку, которая ухудшает быстродействие транзистора и ограничивает его предельную частоту. Кроме того, в ЦИМС это приводит к тому, что возрастает уровень логического нуля U0. Для исключения выше отмеченных явлений между коллектором и подложкой формируют скрытый слой n+. Такие транзисторы будут рассмотрены ниже.
В случае диэлектрической изоляции паразитный p-n-p транзистор отсутствует, но ёмкость СКП сохраняется. Она, как уже отмечалось, меньше, чем при изоляции p-n переходом примерно в три раза.
4.3 Планарно-эпитаксиальный биполярный транзистор
со скрытым слоем
Первыми операциями при изготовлении таких микросхем являются термическое окисление, фотолитография и диффузия донорной примесью, чтобы создать n+ - слой на месте, где будут формироваться транзисторы (рисунок 4.8а). Толщина этого слоя составляет примерно 2 мкм. Затем слой SiO2 стравливается. В последующем проводится эпитаксия и последовательно все операции, которые использовались при изготовлении планарно–эпитаксиального транзистора. Структура готового транзистора приведена на рисунке 4.8б.
а) |
б) |
Рисунок 4.8
Распределение примесей приведено на рисунке 4.9. Поскольку в коллекторе основного транзистора (этот же слой является базой паразитного транзистора) распределение примеси неравномерное, то в нем создается тормозящее электрическое поле для дырок, которые движутся из эмиттера в коллектор паразитного транзистора. Кроме того, высокая концентрация примеси в коллекторе на порядок снижает распределенное сопротивление rК основного транзистора. Это исключает недостатки планарно-эпитаксиального транзистора.
Рисунок 4.9