- •Путилин а.Б.
- •Введение
- •Основные характеристики современных вычислительных систем.
- •2. Классификация средств эвт
- •3. Поколения эвм
- •Принципы построения современных эвм Принцип программного управления
- •Принцип децентрализации управления
- •Принцип модульности построения
- •Принцип иерархичности построения структуры
- •Принцип иерархичности памяти
- •Мультипрограммные режимы
- •Перспективы развития структур эвм
- •Общие функции программного обеспечения и их развитие
- •6. Персональные эвм, как инструмент специалиста и их развитие.
- •Типы структур вычислительных машин и систем
- •Структуры вычислительных машин
- •Структуры вычислительных систем
- •8. Перспективы совершенствования архитектуры вм и вс
- •Тенденции развития больших интегральных схем
- •Тенденции развития элементной базы процессорных устройств
- •Тенденции развития полупроводниковых запоминающих устройств
- •Перспективные направления исследований в области архитектуры вс
- •Архитектура системы команд
- •Классификация архитектур системы команд
- •Классификация по составу и сложности команд
- •Классификация по месту хранения операндов
- •10. Стековая архитектура
- •11. Аккумуляторная архитектура системных команд
- •12. Регистровая архитектура вм
- •13. Архитектура вм с выделенным доступом к памяти
- •Функциональная организация
- •Устройство управления
- •Арифметико-логическое устройство
- •Основная память
- •Модуль ввода/вывода
- •15. Реализация микроопераций и микропрограмм. Понятие о микрооперациях и микропрограммах
- •Способы записи микропрограмм
- •Языки микропрограммирования
- •16. Организация шин
- •Типы шин
- •Физическая реализация шин
- •Особенности передачи сигналов по шинам
- •Адресация шин и некоторые характеристики
- •17. Организация памяти эвм
- •Память с чередованием адресов
- •Модели архитектуры памяти вычислительных систем
- •Модели архитектур совместно используемой памяти
- •Модели архитектур распределенной памяти
- •18. Характеристики систем памяти
- •19. Иерархия запоминающих устройств
- •Основная память
- •Блочная организация основной памяти
- •Расслоение памяти
- •20. Организация микросхем памяти
- •21. Основные направления в архитектуре процессоров
- •Конвейеризация вычислений
- •Синхронные линейные конвейеры
- •Метрики эффективности конвейеров
- •Нелинейные конвейеры
- •Конвейер команд
- •22. Построение однородно структурированных, континуальных вычислительных и управляющих систем Нейронные вычислительные системы Континуальные вычислительные и управляющие системы
- •Континуальной управляющей средой
- •Термины и определения (д.Б. По алфавиту)
- •Литература
13. Архитектура вм с выделенным доступом к памяти
В архитектуре с выделенным доступом к памяти обращение к основной памяти возможно только с помощью двух специальных команд - load и store. В английской транскрипции данную архитектуру называют Load/Store architecture. Команда load (загрузка) обеспечивает считывание значения из основной памяти и занесение его в регистр процессора (в команде обычно указывается адрес ячейки памяти и номер регистра). Пересылка информации в противоположном направлении производится командой store (сохранение). Операнды во всех командах обработки информации могут находиться только в регистрах процессора (чаще всего в регистрах общего назначения). Результат операции также заносится в регистр. В архитектуре отсутствуют команды обработки, допускающие прямое обращение к основной памяти. Допускается наличие в АСК ограниченного числа команд, где операнд является частью кода команды.
Состав и информационные тракты ВМ с выделенным доступом к памяти показаны на рис. 27. Две из трех шин, расположенных между массивом РОН и АЛУ, обеспечивают передачу в арифметико-логическое устройство операндов, хранящихся в двух регистрах общего назначения. Третья служит для занесения результата в выделенный для этого регистр. Эти же шины позволяют загрузить в регистры содержимое ячеек основной памяти и сохранить в ОП информацию, находящуюся в РОН.
Рис. 27. Архитектура вычислительной машины с выделенным доступом к памяти
АСК с выделенным доступом к памяти характерна для всех вычислительных машин с RISC-архитектурой. Команды в таких ВМ, как правило, имеют длину 32 бита и трехадресный формат. В качестве примеров вычислительных машин с выделенным доступом к памяти можно отметить HP PA-RISC, IBM RS/6000, Sun SPARC, MIPS R4000, DEC Alpha и т. д. К достоинствам АСК следует отнести простоту декодирования и исполнения команды.
Функциональная организация
фон - Неймановской ВМ
Чтобы получить более детальное представление о структуре и функциях устройств ВМ, обратимся к схеме гипотетической машины с аккумуляторной архитектурой (рис. 28). Для упрощения изложения приняты следующие характеристики машины:
Одноадресные команды. Адресная часть команды содержит только один адрес. При выполнении операций с двумя операндами предполагается, что другой операнд находится в специальном регистре АЛ У - аккумуляторе, а результат также остается в аккумуляторе.
Единство форматов. Длина команд и данных совпадает с разрядностью ячеек памяти, то есть любая команда или операнд занимают только одну ячейку памяти. Таким образом, адрес очередной команды в памяти может быть получек путем прибавления единицы к адресу текущей команды, а для извлечения из памяти любой команды или любого операнда достаточно одного обращения памяти.
На функциональной схеме (см. рис. 28) показаны типовые узлы каждого из основных устройств ВМ, а также сигналы, инициирующие выполнение отдельных операций по пересылке информации и ее обработке, необходимых для функционирования машины.