- •Содержание
- •Введение
- •1.2 Патентный обзор
- •1.2.1. Условия поиска патентного обзора.
- •2 Компоненты вычислительной системы
- •2.1 Рабочая станция и факторы выбора
- •2.2 Платформа для рабочей станции
- •2.3 Процессор
- •2.4 Серверные модули памяти
- •2.4.1. Информация о серверных модулях памяти
- •2.5 Графический видеоускоритель nvidia gtx Titan
- •2.6 Ssd накопитель
- •2.7 Оптический привод
- •2.8 Блок питания
- •3 Рабочая станция
- •Заключение
- •Литература
1.2 Патентный обзор
1.2.1. Условия поиска патентного обзора.
Классы МПК, по которым произведен поиск:
G06F 15/00 Цифровые компьютеры вообще (конструктивные элементы G06F 1/00 - G06F 13/00) ; оборудование для обработки данных вообще
Ключевые слова для поиска: процессор, видеокарта, ОЗУ, материнская плата, суперкомпьютер, система охлаждения, система отвода тепла.
База данных, по которым проведен поиск: БД ФГУ ФИПС «Полные тексты российских изобретений».
В таблице 1 приведена информация о найденных патентах.
1 Изобретение относится к вычислительной технике. Технический результат заключается в повышении надежности, отказоустойчивости и сбое устойчивости оперативного запоминающего устройства (ОЗУ).
Ячейка памяти статического ОЗУ содержит три последовательно соединенных КМОП инвертора, включенных между шиной питания и шиной земли; первый проходной ключ, состоящий из двух последовательно соединенных адресных транзисторов, затворы которых соединены с адресной шиной записи и адресной шиной выбора столбца; второй проходной ключ в виде адресного транзистора, затвор которого соединен с адресной шиной считывания; схему подтверждения записанных данных, состоящую из двух параллельно соединенных комплементарных проходных ключей, один из которых соединен с прямым и инверсным входами адресной шины записи, а другой - с прямым и инверсным входами адресной шины выбора столбца; причем вход первого КМОП инвертора соединен через первый проходной ключ с первой разрядной шиной, выход первого КМОП инвертора соединен с входом второго КМОП инвертора; выход второго КМОП инвертора соединен с входом третьего инвертора и через схему подтверждения записанных данных с входом первого КМОП инвертора; выход третьего КМОП инвертора соединен через второй проходной ключ со второй разрядной шиной.
2 Изобретение относится к области вычислительной техники, а именно к области цифровой обработки сигналов. Технический результат - снижение энергопотребления на единицу производительности и повышение производительности процессора. Гетерогенный процессор содержит: универсальный процессор с портом, блок ввода/вывода с портом, контроллер оперативной памяти с портом, блок ускоренного выполнения алгоритмов цифровой обработки сигналов с портом, состоящий из контроллера прямого доступа к памяти, блока памяти программ и блока управления вычислительными секциями, каждая из которых состоит из блока регистрового файла с портами, соединенного с портом блока управления вычислительными секциями, блока локального ОЗУ и блока арифметико-логического устройства, состоящего из блоков входных регистров, блоков выходных регистров, блоков умножителей и блоков сумматоров, установленных в количестве, достаточном для выполнения операции B±C×D каждый такт, где B, C и D - комплексные числа, действительные и мнимые, части которых являются 32-разрядными числами с плавающей запятой, а процессор снабжен блоком буферной памяти с портами.
3
Рисунок 1 – Гетерогенный процессор
Изобретение относится к вычислительной технике. Технический результат заключается в повышении производительности подсистемы памяти, заключающейся в уменьшении задержек получения запрошенных ЦПУ данных, повышении гибкости применения и увеличении пропускной способности шины данных ОЗУ. Устройство буферизации потоков данных, пересылаемых между двумя интерфейсами, представляющими собой шины данных ОЗУ и ЦПУ соответственно, содержащее буфер, выполненный на памяти или регистрах и накапливающий данные для их передачи по запросу со второго интерфейса без обращения за ними в первый, причем устройство содержит дополнительные буферы, тэг-контроллер и выходной мультиплексор, причем тэг-контроллер связан с мультиплексором, буфером, выполненным на памяти или регистрах, и дополнительными буферами для отслеживания актуальности хранящихся в них данных, а входы буферов устройства подключены к ОЗУ.
Рисунок 2 – Устройство буферизации потоков данных
Таблица 1 – Информация о патентах
№ |
№ патента |
Название изобретения |
Авторы |
Патентообладатель/ Заявитель(и) |
Год приоритета | ||
1 |
Патент на изобретение № 2507611 |
Ячейка памяти статического оперативного запоминающего устройства |
Фёдоров Роман Александрович (RU), Малашевич Наталья Иосифовна (RU) |
федеральное государственное бюджетное учреждение "Научно-производственный комплекс "Технологический центр "МИЭТ" (RU) |
2014 | ||
2 |
Полезная модель №
|
Гетерогенный процессор |
Осипенко Павел Николаевич (RU), Новожилов Евгений Авенирович (RU), Кушниренко Анатолий Георгиевич (RU), Райко Глеб Олегович (RU) |
Федеральное государственное бюджетное учреждение науки Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН) (RU) |
2014 | ||
3 |
Патент на изобретение № 2475817 |
Устройство буферизации потоков данных, считываемых из ОЗУ |
Аряшев Сергей Иванович (RU), Корниленко Александр Владимирович (RU), Николина Наталья Владимировна (RU) |
Учреждение Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН) (RU) |
2013 |