5.2.1. Метод построения квазиоптимальных тестов Шеннона – Фано

Допускается, что в диагностируемом объекте имеется одна неисправность

( факт наличия неисправности установлен методами контроля). Каждой из неисправностей предписывается вероятность p_i того, что имеет место именно данная i- я неисправность. Согласно сделанному допущению . Вероятности могут быть найдены известными методами расчета надежности ( см. п. 4.1). Первый тест выбирается так, чтобы он разделил множество возможных неисправностей объекта на два подмножества с примерно равными суммарными вероятностями входящих неисправностей. Тест должен определить, какому из двух подмножеств принадлежит имеющаяся неисправность. Затем подбирается тест, разделяющий таким же образом на приблизительно равновероятные подмножества то подмножество, в котором, как было установлено, находится неисправность и т. д. до достижения достаточной определенности относительно места расположения неисправности. Дерево тестов, построенное по методу Шеннона- Фано, показано на рис.5.2, где Т_i- номер теста.

Рис. 5.2 Дерево тестов для системы, которая может иметь одно из 12 состояний неисправности.

Допустим, что все 12 неисправностей равновероятные. Выбираем в качестве первого теста Т₁, который в зависимости от исхода делит всю область возможных неисправностей на два множества {2,4,5,8,9,11} и {1,3,6,7,10,12}. Допустим, что тест Т₁ не обнаружил неисправность. Следовательно, неисправность входит в первое подмножество ( на рис 5.2 слева от теста указывается возможное подмножество состояний, отвечающих успешному прохождению теста). В качестве следующего теста выбирается тест Т₃ и т.д. Принцип условного тестирования применим на любом иерархическом уровне аппаратуры.

Для диагностирования современных сложных ИС используются следующие подходы [5.1]:

• разделение сложной системы на отдельные блоки ( функциональные) с выводом отдельных точек из тестируемой структуры или проектированием перемычек между частями схемы, которые технологически могут быть разомкнуты. Такой подход требует увеличения количества внешних выводов для тестируемых частей структуры;

• построения схем, приспособленных к диагностическим процедурам. В структуру схем включаются средства встроенного аппаратного контроля, например, используется контроль по четности для средств хранения и передачи информации (см. п. 5.1.2.1) или вводятся компоненты интерфейса JTAG ( см.п.5.2.2);

• построение вероятностных компактных тестов, например сигнатурного тестирования ( см. п. 5.1.2.2) с использованием генератора псевдослучайных чисел. Отметим, что генераторы псевдослучайных чисел и тестовые анализаторы могут быть получены не только аппаратными средствами, но и программными. Для примера покажем, как осуществляется процедура начального самотестирования в персональных компьютерах (ПК) семейства IBM PC.

5.2.2. Организация тестирования персонального компьютера

При включении питания, аппаратном сбросе от кнопки RESET или нажатии клавиш CTRL+ALT+ DEL процессор переходит к выполнению программы начального самотестирования POST, хранящейся в микросхеме ROM BIOS [3].

При прохождении каждой секции POST записывает ее код в диагностический регистр, который располагается на специальной диагностической плате, устанавливаемой в слот системной шины. Состояние каждого бита 8-битного диагностического регистра отражается на светоиндикаторах. По состоянию светоиндикаторов можно определить, на какой секции остановилась программа, и какая причину неисправности. Обычная последовательность шагов POST такова:

• Тестирование регистров процессора.

• Проверка контрольной суммы ROM BIOS.

• Проверка и инициализация системного таймера.

После этого шага становится доступной звуковая диагностика.

• Проверка и инициализация контроллеров DMA.

• Проверка регенерации памяти.

• Тестирование 64 КБ нижней памяти.

• Загрузка векторов прерывания и стека в первый килобайт ОЗУ.

• Инициализация видеоконтроллера – на экране появляется заставка Video BIOS обычно с указанием модели видеокарты и объемом установленной видеопамяти.

Теперь диагностические сообщения выводятся на экран. Далее

• Тестирование полного объема ОЗУ.

• Тестирование клавиатуры.

• Тестирование CMOS- памяти и часов.

• Инициализация COM и LPT- портов.

• Инициализация и тест контроллера НГМД

• Инициализация и тест контроллера НЖМД.

• Сканирование области дополнительной памяти ROM BIOS.

• Вызов Bootstrap – загрузка ядра ОС.

В персональном компьютере широко используется специальный диагностический интерфейс JTAG. Интерфейс является внешним, поскольку позволяет подключать внешнее тестирующее устройство- контроллер. Интерфейс включает всего 4 сигнала, образующие TAP- порт, через который тестируемое устройство подключается к тестирующему оборудованию. Задачей тестирующего оборудования является формирование тестовых последовательностей по программе тестирования, определенной разработчиком тестируемого устройства и сравнение полученных результатов с эталонами. При этом специальные ячейки тестирования как будто бы «врезаются» между реальными внешними выводами устройства и собственно цифровым устройством. ТАР – контроллер способен сканировать ячейки – управлять ими и считывать с них информацию. При включенном тестовом режиме ТАР – контроллер способен логически отсоединить сигналы от внешних выводов, после чего задавать входные воздействия и считывать результаты. Обычно тестирование осуществляется методами сигнатурного анализа. Интерфейсом JTAG снабжены многие стандартные устройства ПК. Например, центральный процессор во время спада сигнала RESET, если на определенном его входе удерживать низкий уровень, начинает выполнять внутренний тест BIST. По окончании самотестирования процессор начинает работу как после обычного сброса, регистр ЕАХ содержит сигнатуру результата самотестирования. Об успешном выполнении теста свидетельствует нулевое значение сигнатуры. Помимо интерфейса JTAG процессор имеет в своем составе специальные регистры отладки и тестирования. Регистры тестирования проверяют аппаратные средства процессора, в частности, работу встроенной кэш – памяти. Для процессоров Pentium и выше с помощью JTAG возможно наблюдение и изменение состояния регистров процессора.

––––––––––––––––––––––––––––––––––

1. Иыуду К.А. Надежность контроль и диагностика вычислительных машин и систем. - М.: Высшая школа, 1989

2. Каган Б.М., Мкрутмян И.Б. Основы эксплуатации ЭВМ. – М.: Энергоатомиздат, 1987

3. Гук М. Аппаратные средства IBMPС. Энциклопедия – СПб: Питер, 1998