Лекции

x 0 x1 x 0 x 2 x1 x 2 ( x 0 x1 ) ( x 0 x 2 ) ( x1 x 2 ) ( x 0 x1 ) ( x 0 x 2 ) ( x1 x 2 )

( x 0 x1 ) ( x 0 x 2 ) ( x1 x 2 ) (( x 0 x1 ) ( x 0 x 2 )) ( x1 x 2 )

( ( x 0 x1 ) ( x 0 x 2 ) ) ( x1 x 2 ) ( x 0 x1 ) ( x 0 x 2 ) ( x1 x 2 )( x 0 x1 ) ( x 0 x 2 ) ( x 0 x1 ) ( x 0 x 2 ) ( x1 x 2 ).

3.11. Типы цифровых устройств.

Одно цифровое устройство может состоять из нескольких более простых цифровых устройств. Часто эти составные элементы называют блоками, модулями, узлами, частями. Если объединяются несколько сложных цифровых устройств, то говорят уже о цифровых системах, комплексах, установках. Связь между входными и выходными сигналами может быть различной.

Под комбинационным цифровым устройством (КЦУ) понимается цифровое уст-

ройство, обеспечивающее преобразование совокупности N входных цифровых сигналов в M выходных, при этом состояние выходных сигналов в данный момент времени определяется состоянием входных сигналов в этот же момент времени. Иными словами, КЦУ «не помнит» предыстории поступления сигналов на его входы. Правила функционирования КЦУ определяются реализуемыми ими функциями алгебры логики.

Цифровое устройство называется последовательностным (ПЦУ), если его выходные сигналы Y зависят не только от значений входных сигналов X в данный момент времени, но и от значений входных сигналов, поступивших в предшествующие моменты времени. Иными словами, ПЦУ должно отслеживать последовательность поступления входных сигналов для формирования результата на своем выходе. Отсюда очевиден термин «последовательностное».

3.12. Анализ и синтез комбинационных вычислительных схем.

3.12.1.Задача синтеза. Этапы конструирования логического устройства.

Синтез (конструирование) КЦУ предусматривает построение структурной схемы устройства, т.е. определение состава необходимых логических элементов и соединений между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза обычно подразумевается необходимость минимизации аппаратных затрат на реализацию устройства. Рассмотрим синтез КЦУ с одним выходом. Задача синтеза логического устройства состоит из следующих этапов:

1.Построение таблицы истинности по заданным условиям работы проектируемого узла (т.е. по соответствию его входных и выходных сигналов).

2.Запись логической функции в виде СДНФ по таблице истинности.

3.Построение минимизированной логической формулы и при необходимости ее преобразование с помощью законов и тождеств алгебры логики в заданном базисе.

4.Составление функциональной схемы проектируемого узла по формуле логической функции.

Впроцессе реализации ЛФ на элементах, входящих в состав определенной серии микросхем, часто приходится решать задачу преобразования ЛФ с целью представления

еев функциях другой функционально полной системы. Для построения современных ЭВМ обычно применяются системы интегральных элементов, у которых с целью большей

унификации в качестве базовой логической схемы используется одна из схем: {И–НЕ}, {ИЛИ–НЕ} или {И, ИЛИ, НЕ}.

Для построения логической схемы в базисе {И, ИЛИ, НЕ} рекомендуется сначала реализовать операции над отдельными переменными (отрицание), затем конъюнкции и в последнюю очередь – дизъюнкции. Логические элементы, предназначенные для выполнения логических операций, указанных в логической функции, нужно располагать, начиная от входа в порядке, указанном в булевом выражении.

Рис.4.12.1. Синтез устройства в базисе {И, ИЛИ, НЕ}

На практике широко применяются КЦУ, имеющие несколько выходов. Функционирование КЦУ с M выходами описывается аналогичным количеством переключательных функций, над каждой из которых в процессе синтеза выполняются действия, описанные выше. Задача синтеза схемы с M выходами отличается от задачи синтеза M схем с одним выходом тем, что при решении необходимо исключить дублирование и уменьшить количество синтезируемых функций.

3.13.Задача анализа. Переход от логической схемы к логической функции.

Задача анализа требует по заданной схеме определить функцию f, реализованную данной схемой. При решении задачи анализа следует придерживаться следующей последовательности действий:

1.Заданная схема разбивается по ярусам.

2.Начиная с последнего, выходы каждого элемента обозначаются проиндексированными функциями в зависимости от яруса, к которому относится элемент.

3.Записываются выходные функции каждого элемента в виде формул в соответствии с введенными обозначениями.

4.Производится подстановка одних выходных функций через другие, используя входные переменные.

5.Записывается получившаяся булева функция через входные переменные. Пример: По заданной логической схеме (рис. 4.13.1) составить булеву функцию.

Рис.4.14.1. Одноразрядный компаратор и его обозначение

Если попарно равны между собой все разряды двух n-разрядных двоичных чисел, то равны и эти два числа a и b. Неравенство a>b обеспечивается (например, для четырехраз-

рядного числа) в четырех случаях: (a4 >b4) ИЛИ (a4=b4 И a3 >b3) ИЛИ (a4=b4 И a3=b3 И a2 > b2) ИЛИ (a4=b4 И a3=b3 И a2=b2 И a1 > b1), где ai и bi – разряды чисел a и b. Очевидно, что если поменять местами ai и bi то будет выполняться неравенство a< b.

Для наращивания входов в компаратор добавляют расширяющие входы a<b, a=b, a>b, что позволяет наращивать разрядность обоих чисел. Для этого компараторы соединяют каскадно (последовательно) (рис. 4.14.2). При этом соединении выходы a=b и a<b предыдущей микросхемы (младшие разряды) подключают к соответствующим входам последующей. На входы a<b, a=b, a>b микросхемы младших разрядов подают соответственно потенциалы U0, U1 и U1. В последующих микросхемах на входах a>b поддерживают потенциал логической единицы U1.

Рис. 4.14.2. Каскадное соединение компараторов

3.14.2. Сумматоры.

Как мы уже знаем, любая арифметическая операция в ЭВМ сводится к операции сложения и сдвига. Сумматором называют устройство, выполняющее операцию сложения цифровых кодов двух чисел. Сумматоры входят в состав АЛУ (арифметико-логичес- кого устройства). Пусть нам необходимо сложить двоичные числа А и В. Через P и S обозначим первую и вторую цифру суммы: A + B = PS. Вспомнив таблицу сложения двоичных чисел получим таблицу истинности для функций P и S:

Эта таблица позволяет построить схему:

Рис. 4.14.3.Схема одноразрядного полусумматора

Синтезированное цифровое устройство называется одноразрядным полусумматором. Это устройство служит для сложения разрядов двух чисел без учета переноса из предыдущего разряда и имеет два входа (два суммируемых разряда) и два выхода (суммы и переноса). Условное обозначение одноразрядного полусумматора:

Рис. 4.14.4.Условное обозначение одноразрядного полусумматора

Логика работы одноразрядного сумматора на три входа или полного сумматора приведена в таблице, где А, В – суммируемые двоичные цифры , P0 – перенос из младшего разряда, S – образующаяся сумма данного разряда и осуществляет перенос P в следующий старший разряд. Одноразрядный двоичный сумматор на три входа и два выхода называ-

ется полным одноразрядным сумматором.

Теперь можно построить схему полного одноразрядного сумматора с учетом переноса из младшего разряда.

Полный одноразрядный сумматор можно построить из двух полусумматоров HS и логического элемента ИЛИ :

Сумматор выполняет сложение многозначных двоичных чисел. Он представляет собой последовательное соединение одноразрядных двоичных сумматоров, каждый из которых осуществляет сложение в одном разряде. Если при этом возникает переполнение разряда, то перенос суммируется с содержимым старшего соседнего разряда.

На рисунке показано, как из N сумматоров можно составить устройство для сложения двух N-разрядных двоичных кодов, это схема многоразрядного сумматора.

3.14.3. Дешифраторы и шифраторы.

Процесс обработки сигналов с помощью электронных устройств чаще всего начинается с кодирования этих сигналов. В цифровых устройствах, в том числе в ЭВМ, используются различные двоичные и двоично-десятичные коды. Шифраторы и дешифраторы применяются в устройствах, преобразующих один вид кода в другой.

3.14.3.1 Дешифраторы.

Микросхема дешифратора часто предназначена для активизации одного из нескольких устройств, присоединенных к ее выходам. Дешифраторы широко используются в ЭВМ для выбора информации по определенному адресу, для расшифровки кода операции, для перевода двоичных цифр в десятичные.

Унитарным (позиционным) кодом (unitary code) называется двоичный код фиксированной длины, содержащий только одну 1 – прямой (только один 0 – инверсный) уни-

В интегральном исполнении выпускаются различные структуры дешифраторов, в которых имеются 2, 3 или 4 входа. В одном корпусе может быть несколько дешифраторов.

При объединении (каскадировании) информационных и стробирующих входов, как это показано на рис. 4.14.7, получают дешифратор 3-х разрядного двоичного кода. Входные сигналы дешифрируются первым дешифратором (при V1=0 и V2=1, т.е. при х3=0, или вторым (при V1=1 и V2=0, т.е. при х3=1) дешифратором.

Рис.4.14.7. Схема каскадирования дешифраторов «2x4»

Распространенным выходным устройством, отображающим десятичные числа, является семисегментный индикатор. Его работой управляет дешифратор, преобразующий BCD-код в семисегментный код. Семь сегментов индикатора обозначены буквами от а до g (рисунок 4.14.8). Способ изображения десятичных цифр от 0 до 9 показан на рисунке

4.14.8 б.

Рис.4.14.8. Семисегментный индикатор

Семисегментный код необходим для отображения на цифровых индикаторах значений цифр от 0 до 9.

Ниже показано изображение такого дешифратора на логических схемах и его подключение к семисегментному светодиодному индикатору.

Рис.4.14.9. Дешифратор семисегментного кода и его подключение к индикатору

Дешифратор кроме своего основного функционального назначения – преобразователя двоичного кода в унитарный, может быть использован для реализации логических функций. Поясним сказанное на следующем примере. Пусть требуется получить некото-

рую логическую функцию: y x3 x 2 x1 x3 x 2 x1 x3 x 2 x1 .

Каждое из слагаемых представляет собой минтерм заданной логической функции 3-х двоичных переменных. В то же время трехбуквенные минтермы реализуются на выходах дешифратора «3x8». Следовательно, реализация функции сводится к объединению соответствующих выходов дешифратора.

Аналогичным образом на базе дешифратора «3x8» может быть реализована любая иная логическая функция трех аргументов. Для реализации произвольного вида логических функций четырех аргументов требуется дешифратор «4x16» и т.д. По этой причине дешифратор может рассматриваться как универсальный логический элемент.

3.14.3.2 Шифраторы.

Шифраторы выполняют задачу обратную той, которую выполняют дешифраторы: появление логической единицы (логического нуля) на определенном входе приводит к появлению соответствующей кодовой комбинации на выходе. Другое название шифра-

тора – кодер.

Шифраторы широко применяются в устройствах автоматики, особенно в устройствах ввода/вывода информации. Например, клавиатура ввода содержит клавиши с десятичными цифрами, буквенный алфавит, а при нажатии клавиши позиционный код должен преобразоваться в двоичный. Также как и дешифраторы, шифраторы бывают полными и неполными. Работа полного шифратора на четыре входа задается следующей таблицей истинности:

Состояния входов таблицы истинности содержат только по одному единичному элементу. Другие комбинации входов недопустимы. Соответствующие ЛФ имеют вид:

на рис. 4.14.10. Эта схема может быть упрощена.