- •5. Дешифраторы.
- •10. Цифровые компараторы
- •8. Сумматоры
- •9. Вычитатели.
- •11. Перемножители
- •17. Разновидности регистров. Параллельные регистры.
- •15. Счётчики.
- •16. Реверсивные счётчики.
- •18. Сдвиговые регистры.
- •19. Реверсивные регистры.
- •20. Запоминающие устройства. Разновидности, характеристики.
- •21. Структуры зу.
- •23. Пзу и ппзу.
- •25. Озу типа fram
- •26. Плис. Общие понятия. Разновидности.
- •27. Программируемые логические матрицы (pla).
- •28. Программируемая матричная логика (pal), базовые матричные кристаллы (ga).
- •29. Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)
- •Программируемые вентильные матрицы
- •31. Плис типа «система на кристалле (SoC).
- •32. Цап. Общие положения. Погрешности цап.
- •33. Цап с суммирование токов.
- •34. Цап типа r-2r.
- •35. Сегментированные цап.
- •36. Цифровые потенциометры. Цап прямого цифрового синтеза.
- •37. Ацп. Общие положения. Параметры ацп. Погрешности ацп.
- •38. Разновидности ацп. Параллельные ацп.
- •39. Ацп поразрядного уравновешивания.
- •40. Конвейерные ацп.
19. Реверсивные регистры.
Регистрами наз-ся устр-ва, выполняющие ф-ии приема, хранения, передачи и преобразования инф-ии. Регистрами называются устройства, выполняющие функции приема, хранения, передачи и преобразования информации.
Регистр представляет собой упорядоченную последовательность триггеров, число которых соответствует числу разрядов в слове. Каждому разряду числа, записанного в регистр, соответствует свой разряд регистра, выполненного, как правило, на основе D-триггера.
В некоторых сдвиговых регистрах сдвиг происходит не только в одну сторону, а и влево и вправо – это так называемые реверсивные регистры.
Над словами выполняется ряд операций: прием, выдача, хранение, сдвиг в разрядной сетке, поразрядные логические операции, преобразование информации из одного вида в другой (последовательного кода в параллельный и наоборот)
Чтобы обеспечить реверс сдвига и параллельную запись сразу во все триггеры к D-входу каждого i-того триггера подключен мультиплексор, который при подаче «1» на один из управляющих входов – SL (Shift Left – сдвиг влево), SR (Shift Right – сдвиг вправо) или PL (Parallel load – параллельная загрузка) подключает вход i-того триггера соответственно к выходу младшего соседа (направление А), старшего соседа (направление В) или к выходу параллельной загрузки Di. Точка А самого младшего триггера (разряда) является входом DR, точка В самого старшего разряда – входом DL (входы DL и DR используются для наращивания разрядности реверсивных регистров). Выход i-того триггера подключен к соответствующим входам мультиплексоров соседних разрядов. По С-сигналу триггеры регистра принимают информацию с направлений, диктуемых мультиплексорами.
Схема одного разряда реверсивного регистра.
--------------------------------------------------------------------------------
Рассмотрим работу реверсивных регистров на примере двух ИМС.
Реверсивный регистр КМ555ИР11 реализует четыре режима работы, а именно: хранение четырехразрядного кода, сдвиг кода влево, сдвиг кода вправо, параллельный ввод и вывод кода.
Режимы работы задаются двухразрядным кодом, подаваемым на входы управления S0, S1. Режимы работы регистра при определенных значениях сигналов на входах S0, S1 обозначены в таблице 25.1 .
Параллельный ввод информации с входов D1 – D4 происходит по фронту тактового импульса на входе С. При этом на инверсный вход R должен быть подан логический 0, а состояния входов VR и VL – произвольные.
Сдвиг информации, поступающей в виде последовательного кода на вход VR и VL, также совершается под действием фронтов тактовых импульсов. Состояния входов D, а также одного из VR или VL (в зависимости от направления сдвига), могут быть произвольными.
-------------------------------------------------------------------------------------------