- •5. Дешифраторы.
- •10. Цифровые компараторы
- •8. Сумматоры
- •9. Вычитатели.
- •11. Перемножители
- •17. Разновидности регистров. Параллельные регистры.
- •15. Счётчики.
- •16. Реверсивные счётчики.
- •18. Сдвиговые регистры.
- •19. Реверсивные регистры.
- •20. Запоминающие устройства. Разновидности, характеристики.
- •21. Структуры зу.
- •23. Пзу и ппзу.
- •25. Озу типа fram
- •26. Плис. Общие понятия. Разновидности.
- •27. Программируемые логические матрицы (pla).
- •28. Программируемая матричная логика (pal), базовые матричные кристаллы (ga).
- •29. Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)
- •Программируемые вентильные матрицы
- •31. Плис типа «система на кристалле (SoC).
- •32. Цап. Общие положения. Погрешности цап.
- •33. Цап с суммирование токов.
- •34. Цап типа r-2r.
- •35. Сегментированные цап.
- •36. Цифровые потенциометры. Цап прямого цифрового синтеза.
- •37. Ацп. Общие положения. Параметры ацп. Погрешности ацп.
- •38. Разновидности ацп. Параллельные ацп.
- •39. Ацп поразрядного уравновешивания.
- •40. Конвейерные ацп.
15. Счётчики.
Счетчик – такое устр-во, на выходах кот. получ-ся двоичный (двоично-десятичный) код, опред-ый числом поступивших импульсов. Счетчики строятся на Т-тр-рах. Основной парам-р счетчика – модуль счета – максим. число единичных сигналов, которое м.б. сосчитано счетчиком. Счетчики обозн-ют через СТ Счетчики класс-ют:1. По модулю счета:- двоично-десятичные;- двоичные; - с произвольным постоянным модулем счета;- с переменным модулем счета; 2. По направлению счета:- суммирующие;- вычитающие;- реверсивные;
3. По способу формирования внутренних связей: - с последовательным переносом;- с параллельным переносом;- с комбинированным переносом;- кольцевые.
В суммирующем счетчике состояние счетчика (двоичный код на его выходах) с каждым импульсом увеличивается на единицу.
Суммирующий счётчик.
КСЧ обозн.модуль счета (коэффициент счета импульсов). Сост-ие левого тр-ра соотв-ет младшему разряду двоичного числа, а правого – старшему разряду. В исходном сост-ии на всех тр-ах уст-ы «0». Каждый тр-р меняет свое сост-ие -, когда на него дейст-ет отриц. перепад напр-ия.Реализует сумм-ие входных имп-сов.Частота каждого послед-го имп-са в два раза меньше, чем предыд
Вычитающий счётчик.
В вычит. счетчике сост-ие счетчика с каждым имп-сом умен-ся на 1. Т-тр-ры в вычит. сч. пол-ся путем преобразования D и JK-тр-ров. Если кол-во тр-ров в сч-ка ограничено и равно n, а число поступающих имп-сов не ограничено, то двоичный код, форм-мый на выходах сумм. сч., будет мен-ся от миним. знач-ия (0) до максим. (2n – 1), повторяясь период-ки ч/з 2n имп-сов. Для однозначного фиксирования числа поступивших имп-сов кол-во тр-ров в счетчике должно быть равно:
Разряды сч-ка увел-ся послед-ым вкл-ем 2-ух и более сч-ков
-------------------------------------------------------------------------------------------
16. Реверсивные счётчики.
Реверсивные счетчики могут произв-ть как сложение, так и вычитание поступ-их на вход имп-сов в зав-ти от управляющих сигналов, меняющих режим работы сч-ка. Для построения вычит. сч-ка достаточно подать сигнал переноса на тр-р старшего разряда не с прямого выхода предыд. тр-ра, а с инверсного. Связи м/у тр-ми реверсивного сч-ка соот-ют как сумм/, так и вычит. сч-ку, но раб-ет только одна из связей, кот. опр-ся командой «Реверс» и подается на эл-т И–НЕ, включенные в цепи передачи сигнала переноса. Если за период времени T поступит К импульсов при работе счетчика в режиме суммирования и N импульсов при работе счетчика в режиме вычитания, то состояние счетчика будет равно K–N. K–N может быть как полож., так и отриц., необходимо допол. выход – знаковый. Реверсивные сч-ки разд-ся на сч-и с общим входом cложения-вычитания "С" и с раздельными входами сложения "+1", вычитания "-1".
- D1 – D4 - двоичный код, подаваемый на эти входы, записывается в тр-ры сч-ка в режиме “уст-ка”;
- W – вход управ-ия работой сч-ка: при W = 0 – уст-ка тр-ров сч-ка в сост-ие, опред-ое входами D; при W = 1 – счет входных имп-сов;
- R – прямой вх. обнуления, обнуление происх-т при подаче на него «1»
- С – прямой динамический синхровход;
- «+1», «–1» –служат для подачи счетных имп-сов; «+1» – при сумм-ии; «–1» – при выч-ии;
- «≥ 15» – на выходах переноса «15(9)» появл-ся “0”, если сч-к нах-ся в сост-ии 15(9) и поступит импульс на вход «+1»;
- «≤ 0» – на выходе переноса «< 0» появл-ся “0”, если сч-к нах-ся в 0 сост-ии и поступит импульс на вход «–1»;
- P –выход переноса, Р = 1, когда на всех выходах сч-ка уровень либо логич. 1, либо логич. 0;
- PC – синхронный выход переноса, аналогичен выходу Р=1. Отличие в том, что Р = 1 появится только при С = 1;
- U – вход упр-ия режимом работы сч-ка, при U = 0 – режим сумм-ия, а при U = 1 – режим выч-ия;
- E, RP – входы стробирования счета (E) и переноса (RP). При E = 1 блок-ся поступление входных имп-сов. При RP=1 блок-ся выход переноса – Р = 0.
При U = 1 реал-ся сумм-ие, так как на вых форм-ся логич. 1, если все тр-ры, распол-ые до нее, будут в 1 сост-ии. ПриU = 0 переключ-ие будет происх-ть, если все предыд. тр-ры наход-сь в 0 сост-ии, что соотв-ет реал-ии вычитания.
Наличие уст-ных входов D1, D2, D4, D8 позволяет реал-ть сч-ки с программируемым коэф. пересчета. М задается по ф-лам., получ. комбинация 0 и 1 подается на входы D1, D2, D4, D8.
С-ки переводятся в режим вычитания. Выход переноса соед-ся с входом уст-ки исходного сост-ия по входам D.
Когда тр-ры сч-ков наход-ся в 0 сост-ии и поступает имп-с с генератора, происх-ит уст-ка исходного сост-ия по входам D.После этого исходное сост-ие с каждым имп-сом умен-ся на 1. Через (М-1) входной имп-с сч-к снова примет 0 сост-ие, а М-ый имп-с произведет уст-ку исходного сост-ия. Период повторения выходных импульсов равен , где T1 – период повторения входных импульсов.
-------------------------------------------------------------------------------------------