29. Программируемые вентильные матрицы (fpga). Программируемые коммутируемые матричные блоки (cpld)
FPGA явились развитием архитектуры канальных БМК. В их внутр. обл. расположено мн-во регулярно располож. лог. блоков, м/у кот. проходят трассировочные каналы, а на периферии кристалла располож. ячейки другого типа – блоки ввода/вывода. Благодаря наличию програм-мых матриц соединений FPGA относят к полностью готовым, кот. могут полностью програм-ся польз-лем.
Конфигурация схемы, формируемая на кристалле, задается сост. ключей. В каждом лог. блоке есть переключатели (мультиплексоры), программируя кот., можно изменять вып-мые ф-ции.
Стр-ра: Центр. часть кристалла занимает матр. конфиг-мых лог. блоков (CLB), объед-ых с помощ. матр. каналов соединений (RC). Характерными для FPGA-архитектур явл. эл-ты ввода/вывода (IOB), позволяющие реализ. двунаправленный ввод/вывод, третье состояние. По углам кристалла располож. вспомогат. блоки – внутр. генератор (OSC), схема инициализации (SU) и т.д.
CPLD сост. из програм-мой матр. соед. (ПМС), лог. блоков (ЛБ), имеющих архитектуру ПМЛ. Такие ЛБ содерж. макроячейки, каждая из котю вкл. Програм-мые матр. ЛЭ И, фиксир. матр. ИЛИ и других эл-тов. На периферии кристалла располож. блоки ввода/вывода (БВВ), осущ-ие прием и передачу сигналов м/у кристаллом микросхемы и контактными площадками. CPLD представляет собой объед. неск. ПМЛ в единое устр-во средствами програм-мой коммутационной матр. Контроллеры интерфейсов JTAG и ISP предназнач. для конфигурирования и тестирования создаваемых структур.
CPLD отлич. от FPGA: она явл. не сегментированной, а непрерыв. сист. связей и обеспеч. возможность коммутации ЛБ др. с др., подачи на требуемые входы ЛБ сигналов от различ. источников: сигналов ОС, вход. и выход. сигналов и т.д.
Схема: матр. содержит набор пересек. вертик. и горизонт. линий связи. На пересеч. вертик. входных линий и горизонт. линий имеются програм-мые точки связи. Замкнув одну из точек, можно подключить вход к соотв. выходу. Любой вход ЛБ м.б. подключ. к любому выходу, а каждый из выходов м.б. подключен ко многим входам, т.е. обеспеч. полная коммутируемость блоков. Сигнал с вход. линий на выход. передается ч/з двухвходовые схемы И.
ЛБ осущ. вычисление лог. ф-ций и хранят получ. Рез-т в триггерах. С помощ. ЛБ можно реализ. как комбинац., так и последовательностные лог. схемы.
Блоки ввода/вывода обеспеч. возможность гибкого управл. выходными буферами и позвол. организовывать режимы работы с вых. с открытым коллектором и с тремя состояниями.
на CPLD удобно строить относит. несложные устр-ва высокого быстродействия, в кот. не треб. реализация сложных выч. алгоритмов.
30. Программируемые аналоговые интегральные схемы (FPAA)
Решить проблему создан. разнообраз. аналог. устр-в, кардинально ↓ стоимость и габариты, позвол. исп-ние програм-мых аналог. интегр-х схем ПАИС (FPAA).
Баз. функц-е ячейки: инструментальный усилитель (IA), выход. усилитель (OA), источник опорного U (ИОН), 8-разрядный ЦАП с выходом по U, и сдвоенный компаратор (CP). Аналог. входы и выходы ячеек (кроме ИОН) для ↑ динамич. диапазона обрабат-ых сигналов вып-ны по диф-ой схеме. Два IA и один OA образуют макроячейку, наз-ю PAC-блоком.
В основе FPAA лежат конфигурируемые аналог. блоки (САВ), кот. содержат наборы эл-тов для реализ. аналоговых схем – ОУ, источ. образцового U, компараторы, ЦАП, конфигурационную память (LUT,) и интерфейс.
Конфигурируемые двунаправленные ячейки (IO) служат для подачи аналоговых сигналов на САВ. Конфигурируемая мультиплексированная ячейка входа/выхода содержит на входе мультиплексор, кот. подкл-ет 1 их 4 диф-ных или несимметричных сигналов к ячейке IO. Конфигурируемые выходные ячейки Output Cell позвол. выводить из FPAA как аналоговые сигналы, так и лог. уровни. Конфигурируемый аналоговый блок (САВ) содерж. статич. и динамич. ключи. Динамич. ключи управляются вход. и тактовыми сигналами и логикой регистра послед-го приближения. Статич. ключи опр-ют общие схемы коммутации блоков, знач. емкости конденсаторов, подключ. входов. При вкл. питания данные из внешнего EPROM загруж. в теневое ОЗУ, а из него копируется в конфигурационное ОЗУ. Во время работы FPAA теневое ОЗУ м.б. загружено новыми данными и микросхема начнет работать в новой конфигурации.
С помощ. 2х матр. ключей осущ-ся коммутация вход. сигналов, ОС и организация внутр. коммутации цепей. Обработка сигнала внутри САВ осущ-ся схемами на переключаемых конденсаторах.
Таблица коэффициентов передачи (LUT) содержит инф-ию о передаточной ф-ии и конфигурации каждого устр-ва. LUT загружается динамически и может изменить конфигурацию системы во время работы.
