- •1) Архитектура фон Неймана
- •2) Понятие информационных систем, систем обработки данных, вычислительных систем.
- •3) Функционирование эвм. Процесс и поток.
- •Функционирование эвм. Процесс и поток.
- •Процессы и потоки
- •4) Классификация элементов памяти. Физические принципы построения.
- •5) Матричная организация элементов памяти.
- •6) Кэширование памяти
- •7)Архитектура кэш-памяти
- •8) Исполнение программного кода. Переключение задач и виртуальные машины. Защищенный режим и виртуальная память
- •9) Архитектура и микроархитектура процессоров. Конвейеризация.
- •10) Режимы работы процессоров
- •11) Архитектурные регистры и типы данных
- •12) Набор инструкций. События - прерывания и исключения.
- •13) Эффективный адрес и преобразование адресов.
- •14) Страничная трансляция адресов и виртуальная память
- •15) Мультипроцессорные и избыточные системы
- •16) Информационная магистраль первого поколения - шина isa
- •17) Информационная магистраль второго поколения - шина pci
- •18) Информационная магистраль третьего поколения - шина pci-Express
- •19) Принципы магнитной записи и физическое устройство жесткого диска
- •20) Системная организация hdd. Интерфейсы устройств хранения
- •21) Raid-массивы
- •22) Логическая структура дисков. Файловая система
- •24) Видеосистема
- •25) Представление различных видов информации в компьютере
- •28) Способы организации многомашинных вычислительных систем
- •29) Модель системы передачи данных. (точка-точка и многоточечные соединения)
- •30) Способы передачи данных в сетях. Синхронизация передачи данных.
- •31) Средства организации удаленного взаимодействия. Структура сетей со средствами коммутации. Коммуникационный порт.
- •32) Общее описание процесса обмена данными в сети
- •33) Физическая и логическая топология сети
- •34) Архитектуры сетей
- •35) Локальные и глобальные сети
- •36)Семиуровневая модель взаимодействия открытых систем osi
- •Структура модели osi. Функции уровней.
- •37) Функции канального уровня. Контроль ошибок и взаимодействие канальных уровней
- •38) Протоколы ieee канального уровня
- •39) Основные функции сетевого уровня. Протокол х.25
- •40) Протокол ip
- •41) Общая характеристика транспортных протоколов. Протокол tcp
- •42) Протокол udp. Стандартные стеки коммуникационных протоколов.
13) Эффективный адрес и преобразование адресов.
Три адресных пространства: логическое, линейное и физическое. По сочетанию сегментации и страничной трансляции различают две модели памяти: 1.В сегментной модели памяти приложение использует несколько сегментов памяти (для кода, данных, стека). В этой модели приложение оперирует логическими адресами. 2. В плоской модели памяти приложению для всех целей выделяется единственный сегмент. В этой модели приложение оперирует линейными адресами.
Логический адрес состоит из селектора сегмента Seg и эффективного адреса, называемого также смещением (offset). Логический адрес обозначается в форме Seg:Offset. Селектор сегмента хранится в старших 14 битах сегментного регистра (CS, DS, ES, SS, FS или GS), участвующего в адресации конкретного элемента памяти.Преобразование логического адреса в физический для 32-битных процессоров.
Физический адрес памяти образуется после преобразования линейного адреса блоком страничной трансляции адресов.
Блок страничной трансляции адресов позволяет использовать разрядность физического адреса, отличную от разрядности линейного адреса. В процессорах различных моделей соотношения разрядностей менялись: 1. В 386SX при 32-битном линейном адресе физический был 24-битным (до 16 Мбайт физически адресуемой памяти). 2. В большинстве 32-битных процессоров до 6-го поколения использовался 32-битный физический адрес (до 4 Гбайт физически адресуемой памяти). Формирование адреса памяти процессоров с 64-битным расширением рисунок.
14) Страничная трансляция адресов и виртуальная память
СТА.Механизм сегментации обеспечивает превосходную защиту, но он не очень удобен для реализации виртуальной памяти (подкачки). В дескрипторе сегмента есть бит присутствия, по нему процессор определяет, находится ли данный сегмент в физической памяти или он находится на внешнем запоминающем устройстве (на винчестере). В последнем случае генерируется исключение #11, обработчик которого может подгрузить сегмент в память. Неудобство заключается в том, что различные сегменты могут иметь различную длину. Этого можно избежать, если механизм подкачки реализовывать на основе страничного преобразования. Особенностью этого преобразования является то, что процессор в этом случае оперирует с блоками физической памяти равной длины (4Кбайт) - страницами. Страницы не имеют непосредственного отношения к логической структуре программы.Страничное преобразование действует только в защищенном режиме и включается установкой в 1 бита PG в регистре CR0.
Под виртуализацией памяти понимается метод автоматического управления иерархической памятью. По своей сути виртуализация памяти представляет способ аппаратной и программной реализации концепции иерархической памяти. В рамках идеи виртуализации памяти ОП рассматривается как линейное пространство N адресов, называемое физическим пространством (ФП) памяти. Для задач, где требуется более чем N ячеек, предоставляется значительно большее пространство адресов (обычно равное общей емкости всех видов памяти), называемое виртуальным пространством (ВП).
Страничная организация виртуальной памяти
Страничная организация памяти служит целям преобразования виртуальных адресов в физические. Программа разбивается на части равной величины, называемые страницами. Размер страницы обычно выбирают в пределах 4 – 8 Кбайт (должен быть кратен емкости одного сектора магнитного диска). Виртуальное и физическое адресные пространства разбиваются на блоки размером в страницу. Блок ОП, соответствующий странице, часто называют страничным кадром или фреймом (page frame). Страницам виртуальной и физической памяти присваивают номера.