37. Требования к входным и опорным напряжениям, ограничение количества ярусов многоярусного эсл элемента.

1. Верхний ярус должен иметь стандартные выходные логические уровни

–U⁰ = –1,6 В, U¹ = –0,8 В

2. Уровни входных сигналов определяются соответствующим опорным напряжением и логическим перепадом:

где i - номер яруса

3. Опорные напряжения задаются для обеспечения более высокого потенциала коллектора, чем базы для НАР работы транзисторов.

4. Количество ярусов L ограничивается напряжением питания и определяется следующим образом:

где U_ГТ - падение напряжения на генераторе тока I₀.

38. Дтл элемент. Таблица истинности и выполняемая логическая функция.

Достоинства:

1) простая схемотехника;

2) простая технология (n–p–n-транзисторы, диоды и резисторы);

3) простая топология.

Недостатки:

1) узкая зона помехоустойчивости;

2) высокая потребляемая мощность;

3) низкая нагрузочная способность;

4) среднее быстродействие.

39. Входная характеристика дтл элемента.

1. На участке AB 0 < U_ВХ < U_ВХГР1

Ток протекает только через R1, R2 и Д1. Д1 открыт.

Граничное условие перехода на следующий участок определяется моментом, когда ток потечет через транзистор Т1, диод Д3 и резистор R3:

2. На участке BC при U_ВХГР1< U_ВХ < U_ВХГР2 ток протекает от U_ИП1 через R1, R2: одна часть тока через Д1, другая - через T1, Д3, R3. Тогда Д1 открыт, Т1 в НАР, Д3 открыт, Т2 в НАР с I_Э = 0.

Граничное условие перехода на следующий участок определяется моментом открывания транзистора Т2, т.е. . U_БЭТ2= U_БЭГР. Тогда:

3. На участке CD при U_ВХГР2< U_ВХ < U_ВХГР3 ток протекает от U_ИП1 через R1, R2: одна часть тока течет через Д1, другая – через T1, Д3, далее часть тока течет через R3 и часть - через Т2. Тогда Д1 открыт, Т1 в НАР, Д3 открыт, Т2 в НАР.

Граничное условие U_ВХГР3 определяется моментом перехода транзистора Т2 в РН U_БКТ2=0. При этом:

4. На участке DE при U_ВХГР3< U_ВХ < U_ВХГР4 ток протекает от U_ИП1 через R1, R2: одна часть тока течет через Д1, другая – через T1, Д3, R3 и Т2, работающий в РН.

Граничное условие перехода на следующий участок работы схемы определяется моментом, когда закрывается входной диод Д1:

5. На участке EF при U_ВХГР4< U_ВХ < U_ИП ток протекает только в правой части схемы (от U_ИП1 через R1, R2, Т1, Д3, а также от источника питания U_ИП2 через R4 и транзистор Т2)

40. Передаточная характеристика дтл элемента.

1. На участке AB 0 < U_ВХ < U_ВХГР1

Ток протекает только через R1, R2 и Д1. Д1 открыт => U_БТ1 =U_ВХ +U_Д1Н так как , то T1 работает в НАР с I_Э=0, Д3 открыт с I_Д=0, Т2 работает в РО. Тогда

(Так как I_КТ2=0)

Граничное условие перехода на следующий участок определяется моментом, когда ток потечет через транзистор Т1, диод Д3 и резистор R3:

2. На участке BC при U_ВХГР1< U_ВХ < U_ВХГР2 ток протекает от U_ИП1 через R1, R2: одна часть тока через Д1, другая - через T1, Д3, R3. Тогда Д1 открыт, Т1 в НАР, Д3 открыт, Т2 в НАР с I_Э = 0. С увеличением U_ВХ растет U_R3. При этом:

Граничное условие перехода на следующий участок определяется моментом открывания транзистора Т2, т.е. . U_БЭТ2= U_БЭГР. Тогда:

3. На участке CD при U_ВХГР2< U_ВХ < U_ВХГР3 ток протекает от U_ИП1 через R1, R2: одна часть тока течет через Д1, другая – через T1, Д3, далее часть тока течет через R3 и часть - через Т2. Тогда Д1 открыт, Т1 в НАР, Д3 открыт, Т2 в НАР.

Граничное условие U_ВХГР3 определяется моментом перехода транзистора Т2 в РН U_БКТ2=0. При этом:

4. На участке DE при U_ВХГР3< U_ВХ < U_ВХГР4 ток протекает от U_ИП1 через R1, R2: одна часть тока течет через Д1, другая – через T1, Д3, R3 и Т2, работающий в РН. U_БКТ2 увеличивается и U_ВЫХ уменьшается:

Граничное условие перехода на следующий участок работы схемы определяется моментом, когда закрывается входной диод Д1:

5. На участке EF при U_ВХГР4< U_ВХ < U_ИП ток протекает только в правой части схемы (от U_ИП1 через R1, R2, Т1, Д3, а также от источника питания U_ИП2 через R4 и транзистор Т2)

41. Влияние нагрузки на логические уровни ДТЛ элемента.

Рассмотрим, как изменяются логические уровни ДТЛ-элемента при подключении к выходу N нагрузочных подобных элементов:

Если на входе ДТЛ-элемента задано U_ВХ = U⁰, то на выходе получим U_ВЫХ = U¹. При этом Д1 открыт, Д11…N закрыты. Тогда

Если на входе ДТЛ-элемента задано U_ВХ = U¹, то на выходе получим U_ВЫХ = U⁰. При этом Д1 закрыт, Т2 в РН, Д11…N открыты. Тогда

42. ТТЛ элемент с простым инвертором. Таблица истинности и выполняемая логическая функция.

ТТЛ элемент выполняет функцию И-НЕ и относится к классу схем среднего

Быстродействия.

43. Входная характеристика ТТЛ элемента с простым инвертором.

1. На участке AB 0 <U_ВХ <U_ВХГР1 T1 работает в РН с I_К = 0. Ток в схеме протекает только от источника питания через резистор R1 и открытый эмиттерный переход T1 U_БЭТ1=U_БЭН.

Режим работы не меняется до тех пор, пока не откроется переход Б-Э транзистора Т2.

2. На последнем участке при U_ВХ » U¹_Т1 работает в ИР, поэтому

44. Передаточная характеристика ТТЛ элемента с простым инвертором

1. На участке AB 0 <U_ВХ <U_ВХГР1 T1 работает в РН с I_К = 0. Ток в схеме протекает только от источника питания через резистор R1 и открытый эмиттерный переход T1 U_БЭТ1=U_БЭН. Переход база-коллектор открыт, так как U_БТ1 выше U_КТ1. Поэтому

Так как U_БЭТ2>0, а U_K≈U_ИП то Т2 в НАР (с I_Э=0) тогда:

Режим работы не меняется до тех пор, пока не откроется переход Б-Э транзистора Т2.

2. На участке BC транзистор Т2 работает в НАР с током I_ЭТ2поэтому

В точке С Т2 переходит в РН

Получим пороговую точку C.

3. На участке CD при дальнейшем увеличении U_ВХ

Граничным условием для определения точки D является переход транзистора Т1 в ИР.

45.Влияние нагрузки на логические уровни ТТЛ элемента с простым инвертором.

При работают в ИР

При работают в РН с (I_K =0).

под влиянием нагрузочных элементов наблюдаются изменения: кроме того, в точке А сдвиг характеристики, который связан с включением существенного тока нагрузки. Необходимо увеличение U_ВХ, чтобы компенсировать ток нагрузки, не вызывая изменения U_ВЫХ.

46. Структура, эквивалентная схема и уравнения токов многоэмиттерного транзистора.

47. ТТЛ элемент со сложным выходным каскадом.

48. Классификация Логических инверторов на МОП базисе.

По типу нагрузочного элемента:

1. Инвертор с линейной нагрузкой 2. Инвертор с нелинейной нагрузкой

49.Принцип работы МОП инвертора с линейной нагрузкой. Совместная ВАХ и передаточная характеристика.

Исходя из режимов работы и условия равенства токов, распишем систему уравнений и определим выходной напряжние:

Г раничное условие: в точке В транзистор переходит виз режима отсечки в режим пологой области. Т.е .

50.Принцип работы МОП инвертора с нелинейной нагрузкой. Совместная ВАХ и передаточная характеристика.

. М0 – РО, МН – ПО.

М0 – ПО, МН – ПО.

или

. М0 – КО, МН – ПО.

51. Принцип работы МОП инвертора с квазилинейной нагр.

52. Принцип работы МОП инвертора с токостабилизирующей нагрузкой.

53. Принцип работы КМОП инвертора .

54.Логический элемент И-НЕ в МОП базисе.

55. Логический элемент ИЛИ-НЕ в МОП базисе.

56. Проектирование логических элементов И-НЕ, ИЛИ-НЕ в КМОП базисе.

57.Расщепление передаточной характеристики МДП логического элемента.

58. Влияние параметров МДП транзисторов на характеристики логических элементов.