- •1.Структура эвм процессор память модули сопряжения
- •2. Системы счисления. Основные системы счисления, разряд числа.
- •Биномиальная система счисления
- •3.Позиционная система счисления
- •4. Перевод чисел в различных системах счисления
- •5. Выполнение машинных операций сложения и вычитания.
- •6. Выполнение операций умножения и деления в двоичной системе счисления.
- •7.Представление чисел с плавающей точкой
- •8. Организация записи разряда числа. Триггер. Синхронные и асинхронные триггеры.
- •9.Арифметические операции с плавающей точкой
- •10. Логические функции. Основные понятия.
- •11.Функций от одной переменной
- •12. Булевы функции двух переменных – дизъюнкция, конъюнкция, неравнозначность.
- •13.Булевые функции двух переменных отрицание отрицания импликации…
- •14. Булевы функции двух переменных: импликация, стрелка Пирса, штрих Шеффера.
- •15. Основные зависимости между булевыми функциями.
- •16. Основные законы булевой алгебры.
- •18. Совершенные нормальные формы. Порядок приведения к сднф и скнф.
- •19.Карта Карно
- •20. Представление логических функций в алгебре Жегалкина.
- •21.Логические элементы
- •22. Логические схемы. Порядок построения логических схем.
- •23.Порядок построения многовыходных логических схем
- •24. Построение комбинационных схем для частично-определенных функций.
- •25. Основные комбинационные устройства: одноразрядный полусумматор и сумматор.
- •26. Реализация логических схем в различных базисах.
- •27. Организация переноса в сумматорах. Сумматоры с последовательным и параллельным переносом.
- •29. Организация суммирования чисел: параллельный и последовательный способ.
- •30. Запись чисел в прямом, обратном и дополнительном коде. Использование сумматоров для вычитания.
- •31. Организация построения сумматоров: сумматоры с групповым и условным переносом.
- •32. Организация построения сумматоров: сумматоры со сквозным переносом, накапливающие сумматоры.
- •33. Основные комбинационные устройства: одноразрядный полувычитатель и вычитатель.
- •Объединенная схема одноразрядного комбинационного сумматора-вычитателя
- •35. Матричные умножители двоичных чисел.
- •37. Методы ускоренного умножения.
- •38.Деление двоичных чисел с восстановлением и без восстановления остатка.
- •39. Основные комбинационные устройства: мультиплексоры и компараторы.
- •40. Основные комбинационные устройства: демультиплексоры и дешифраторы.
- •41.Организация памяти эвм. Виды зу, их характеристики.
- •43.Регистры
- •44.Оперативная память эвм.
- •45.Организация работы триггеров. Rs-, d-, t-триггеры.
- •46.Постоянная память эвм.
- •47.Двоичные счетчики
- •49.Счётчики и делители частоты
6. Выполнение операций умножения и деления в двоичной системе счисления.
В двоичной системе счисления используются цифры: 0, 1.
Р ассмотрим арифметические операции для этих цифр: умножение, деление.
Умножение:
02*02=02; 02*12=02; 12*02=02; 12*12=12;
Умножение чисел делается также как и в десятичной системе.
Пример задачи на умножение:
Деление:
02/12=02; 12/12=12;
Деление чисел делается также как и в десятичной системе.
Пример задачи на деление:
1010|10 10__ 101 10 10 0
7.Представление чисел с плавающей точкой
Представление чисел с плавающей точкой в общем случае имеет вид
X = <знак>M*pt,
где М – мантисса числа Х, t – порядок, p – основание ( обычно целая степень числа 2). Мантисса и порядок представляются в системе счисления с основанием p. Знак числа совпадает со знаком мантиссы.
Порядок t может быть положительным или отрицательным целым числом, определяет положение точки в числе Х.
Для представления порядка применяют смещенный код.
Для перехода к смещенному коду от дополнительного кода необходимо инвертировать знаковый разряд кода.
Особенностью смещенного кода является то , что из [X1]см > [X2]см Þ X1 >X2.
Это упрощает сравнение чисел со знаком, сводя его к сравнению представляющих их кодов (чисел без знака).Чтобы сформировать смещенный код числа , сначала выбирается длина битовой комбинации, а затем в порядке счета в обычной двоичной системе последовательно записываются все возможные комбинации, имеющие установленную длину.
Кодовые значения ,получаемые при использовании трехразрядных битовых комбинаций приведены в таблице.Значение Комбинация
битов
3 111
2 110
1 101
0 100
-1 011
-2 010
-3 001
-4 000
Для представления числа 0 выбирается битовая комбинация 100, с единицей в старшем разряде. Все последующие комбинации с единицей в старшем разряде будут представлять числа 1, 2, 3 соответственно. Предыдущие комбинации в обратном направлении используются для представления чисел -1, -2,-3, -4.
Пример представления в котором для хранения числа используется один байт (восьмиразрядный формат). Способ разделения байта представлен ниже.
Знак
Смещенный порядок
Модуль мантиссы (двоичный )
7
6..4
3 …0
8. Организация записи разряда числа. Триггер. Синхронные и асинхронные триггеры.
Триггерами называют такие логические устройства, выходные сигналы которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.
Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.
Триггеры подразделяются на две большие группы — динамические и статические. Названы они так по способу представления выходной информации.
Динамический триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов.
К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.
Статические (потенциальные) триггеры, в свою очередь, подразделяются на две неравные по практическому значению группы — симметричные и несимметричные триггеры. Оба класса реализуются на двухкаскадном двухинверторном усилителе с положительной обратной связью, а названием своим они обязаны способам организации внутренних электрических связей между элементами схемы.
Симметричные триггеры отличает симметрия схемы и по структуре, и по параметрам элементов обоих плеч. Для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов, а также и связей между ними.
Симметричные статические триггеры составляют основную массу триггеров, используемых в современной радиоэлектронной аппаратуре.
Каждая из систем классификации характеризует триггеры по разным показателям и поэтому дополняет одна другую. К примеру, триггеры RS-типа могут быть в синхронном и асинхронном исполнении.
Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.
Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой