- •Базовые функции компьютера общего назначения. Взаимодействие компьютера с информационной средой.
- •«Узость» понятия «Архитектура компьютера». Структурная организация компьютера.
- •Уровни организации компьютера.
- •Концепция фон Неймана.
- •Машина фон Неймана: принцип разработки, базовые компоненты.
- •Цикл выполнения команды: состояния; детализированный граф переходов.
- •Архитектура системы команд: основные понятия, свойства, общая характеристика.
- •Команды компьютера общего назначения: основные группы.
- •Команды компьютера общего назначения: компоненты, формат, операционная часть.
- •Символическое представление команды. Критерии выбора формата команд.
- •Адресная часть команды компьютера общего назначения. Варианты реализации.
- •Режимы адресации: непосредственный, прямой, регистровый.
- •Адресация со смещением: общие принципы, относительная адресация, адресация через регистр базы.
- •Стековая адресация: принципы реализации, виды стека, управление стеком, стек-ориентированные операции.
- •Выполнение арифметических операций в компьютере со стековой архитектурой. Полиз.
- •Адресация с индексированием: общие принципы, разновидности.
- •Базовые типы операндов: данные логического типа, строки, адреса.
- •Базовые типы операндов: числа, разрядность основных форматов, размещение в памяти.
- •Данные символьного типа: юникод.
- •Данные символьного типа: общие сведения, принципы кодирования, стандарты ascii и iso 8859, кодовые страницы.
- •Архитектура на основе общей магистрали. Характеристики системной магистрали.
- •Алгоритм функционирования системной магистрали. Взаимодействие устройств.
- •Иерархия магистралей: двух- и трехшинная архитектура.
- •Шинный арбитраж: предпосылки введения, схемы приоритетов.
- •Шинный арбитраж: алгоритмы динамического изменения приоритетов.
- •Централизованный параллельный и многоуровневый арбитраж шины.
- •Централизованный последовательный арбитраж.
- •Децентрализованный арбитраж шин.
- •Опросные схемы арбитража шин.
- •Протокол шины: понятие, виды протоколов. Транзакции синхронной шины.
- •Асинхронные протоколы шины: транзакции, тайм-ауты.
- •Пакетный режим пересылки информации. Конвейеризация транзакций.
- •Расщепление транзакций. Увеличение полосы пропускания шины.
- •Система ввода-вывода: назначение элементов, организация адресного пространства.
- •Детализированные функции модуля ввода-вывода.
- •Структурная организация модуля ввода-вывода.
- •Алгоритм обмена информацией между центральным процессором и внешним устройством.
- •Способы организации ввода-вывода. Программно управляемый ввод-вывод.
- •Команды, используемые при программно управляемом вводе-выводе.
- •Ввод-вывод по прерываниям: принципы, механизм.
- •Методы идентификации устройств, запрашивающих прерывание.
- •Векторные прерывания: принципы реализации, виды.
- •Приоритеты прерываний. Отличие последовательной обработки прерываний от обработки вложенных прерываний.
- •Контроллер прямого доступа к памяти (кпдп): состав и назначение компонентов, инициализация.
- •Алгоритм обмена на основе пдп. Буферизация данных.
- •Варианты реализации механизма пдп. Достоинства и недостатки.
- •Понятия канала ввода-вывода и процессора ввода-вывода.
- •Канальная программа. Управляющее слово канала.
- •Алгоритм функционирования канала ввода-вывода. Способы организации взаимодействия ву с каналом.
- •Режимы канала ввода-вывода.
- •Методы доступа к данным в памяти компьютера.
- •Параметры оценки быстродействия памяти.
- •Иерархическая архитектура памяти компьютера: предпосылки внедрения, принципы реализации и функционирования.
- •Локальность по обращению: виды, использование в архитектурных решениях.
- •Иерархия памяти компьютера: характеристики, описание уровней.
- •Основная память компьютера: назначение, типы запоминающих устройств, способы организации
- •Адресная организация памяти компьютера.
- •Блочная организация памяти: назначение, виды, факторы эффективности применения.
- •Расслоение памяти и чередование адресов: назначение, принцип реализации.
- •Ассоциативная память: логическая организация, функционирование.
- •Логическая и функциональная организация кэш-памяти прямого отображения.
- •Логическая и функциональная организация полностью ассоциативной кэш-памяти.
- •Логическая и функциональная организация множественно-ассоциативной кэш-памяти.
- •Алгоритмы замещения информационных блоков в кэш-памяти: назначение, виды, реализация.
- •Согласование содержимого кэш-памяти и оп. Стратегии записи в кэш-памяти.
- •Многоуровневая кэш-память. Принстонская и гарвардская архитектуры кэш-памяти.
- •Виртуализация памяти компьютеров: предпосылки внедрения, принцип реализации, виды виртуальной памяти.
- •Концепция страничной организации памяти. Взаимодействие виртуальной памяти с кэш-памятью.
- •Ограничения страничной организации памяти. Сегментация памяти.
- •Проблемы динамического распределения памяти при сегментации. Сегментно-страничная организация памяти.
- •Метод колец защиты памяти.
- •Метод граничных регистров памяти.
- •Защита памяти по ключам.
- •Концепция raid: принципы построения массивов дисковой памяти, назначение, способы реализации.
- •Дисковые массивы raid уровней 0, 1, 10: назначение, принципы реализации, свойства.
- •Дисковые массивы raid уровней 5, 6: назначение, принципы реализации, свойства.
- •Многопортовые озу и озу типа fifo.
- •Прерывания: фаза прерывания, поток данных, классы прерываний.
- •Арифметический конвейер: назначение, принципы реализации. Понятие суперконвейера.
- •Конвейерная обработка данных: предпосылки внедрения, принципы реализации, способы синхронизации ступеней.
- •Синхронный конвейер: реализация 6-ступенчатого конвейера, метрики эффективности, оценка выигрыша от внедрения.
- •Виды рисков синхронного конвейера.
- •Методы снижения приостановок конвейера.
- •Risc-архитектура: предпосылки создания, принципы реализации.
- •Risc-архитектура: средства оптимизации использования регистров.
- •Параллелизм уровня команд. Концепция vliw-архитектуры.
- •Суперскалярные компьютеры: принципы построения, структура процессора.
Команды компьютера общего назначения: компоненты, формат, операционная часть.
Компоненты команды: команда должна содержать сведения о:
- выполняемой операции;
- операнде-источнике;
- операнде-приемнике;
- расположении следующей команды.
Обычно выделяют 2 части команды – адресная и операционная части.
Формат команды определяет ее структуру:
а) количество двоичных разрядов, отводимых под всю команду;
б) количество и расположение отдельных полей.
Поле – совокупность двоичных разрядов, кодирующих составную часть команды.
В большинстве современных компьютеров используется несколько вариантов формата команды.
Операционная часть команды содержит код операции, который задает тип операции и специфицирует ее операнды. Длина операционной части должна быть достаточной для представления всех выполняемых процессором операций. Если число всех операций М, то длина операционной части - .
Символическое представление команды. Критерии выбора формата команд.
Двоичное представление неудобно в программировании.
Компоненты команд чаще представляют символической мнемоникой.
Пример мнемокодов операций:
ADD сложение (addition); SUB вычитание (subtraction); MUL умножение (multiplication); DIV деление (division); LOAD загрузка эл-та данных из памяти (loading);
STOR сохранение эл-та данных в памяти (storing); MOV пересылка в памяти (moving).
Критерии выбора формата команд:
- общее число различных команд;
- общая длина команды;
- тип полей команды (фиксированной или переменной длины) и их длина;
- адресуемость и способы адресации;
- простота декодирования;
- стоимость оборудования для декодирования и исполнения команд.
Адресная часть команды компьютера общего назначения. Варианты реализации.
Адресность – количество адресов, включенных в адресную часть команды.
Адресация – интерпретация адресного поля с целью нахождения операнда.
Способы задания адреса:
- явный;
- неявный – адрес операнда или результата в явном виде не представлен, но подразумевается (напр., операнду выделяется «стандартное» место).
Длина адресной части команды должна быть достаточной для предоставления доступа ко всем адресуемым ячейкам, содержащим операнды. В общем случае: , где Ki – кол-во ячеек, в которых может располагаться i-й операнд.
Варианты реализации адресной части:
- четырехадресный формат (адреса двух операндов, результата и следующей команды; «-»избыточность информации);
- трехадресный формат (адреса двух операндов, результата; «-» необходимо вводить команды управления потоком команд);
- двухадресный формат (адреса двух операндов. Результат записывается в один из операндов; «-» один операнд теряется);
- одноадресный формат (адрес одного операнда. Адрес второго операнда и результата подразумевается);
- полутораадресный формат (адрес одного операнда; второй операнд – в регистре, за счет этого адресная часть короче.)
- нульадресный формат (адресная часть отсутствует; операнд либо отсутствует, либо используются подразумеваемые адреса/операнды).